Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
高性能的数据压缩可以有效的减少数据对存储空间和通信带宽的要求，降低通信成本。为解决图像数据的高压缩性能问题，本文提出了基于JPEG2000标准的数据压缩系统的FPGA实现方案。相对于软件算法实现和其他硬件方法，采用FPGA硬件实现可降低系统复杂度提高性能。最终设计的IP核具有资源占用少，性能良好和便于扩展等优点，能够满足通信传输和照相设备等应用需求。
上传时间： 2013-11-22
上传用户：13691535575
本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上，Altera 利用 FPGA 创新技术超越了摩尔定律，满足更大的带宽要求，以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制，支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中，部分重新配置功能还提高了灵活性。
上传时间： 2013-10-08
上传用户：坏天使kk
随着行业的发展变化，人们对更高带宽和更高系统级性能的需求似乎无止境，同时整个行业面临着更严苛的功耗降低要求。与此同时，竞争压力要求客户必须在不影响产品创新和差异化的情况下不断提高生产率。
上传时间： 2013-11-17
上传用户：cc1015285075
赛灵思选用 28nm 高介电层金属闸 (HKMG) 高性能低 功耗技术，并将该技术与新型一体化 ASMBLTM 架构相结合，从而推出能降低功耗、提高性能的新一代FPGA。这些器件实现了前所未有的高集成度和高带宽，为系统架构师和设计人员提供了一种可替代 ASSP和 ASIC 的全面可编程解决方案。
上传时间： 2013-11-07
上传用户：zengduo
可编程技术势在必行 — 用更少的资源实现更多功能 随时随地降低风险、使用可编程硬件设计平台快速开发差异化产品 — 驱使人们不断探索能够提供更大容量、更低功耗和更高带宽的 FPGA 解决方案，用来创建目前 ASIC 和 ASSP 所能提供的系统级功能。赛灵思已经开发出一种创新型 FPGA 设计和制造方法，能够满足“可编程技术势在必行”的两大关键要求。堆叠硅片互联技术是新一代 FPGA 的基础，不仅超越了摩尔定律，而且实现的功能能够满足最严格的设计要求。利用该技术，赛灵思缩短了批量交付最大型 FPGA 所需的时间，从而可以满足最终客户的批量生产需求。本白皮书将探讨促使赛灵思开发堆叠硅片互联技术的技术及经济原因，以及使之实现的创新方法。
上传时间： 2013-10-24
上传用户：Yue Zhong
目前通信领域正处于急速发展阶段，由于新的需 求层出不穷，促使新的业务不断产生，因而导致频率资源越来越紧张。在有限的带宽里要传输大量的多媒体数据，提高频谱利用率成为当前至关重要的课题，否则将 很难容纳如此众多的业务。正交幅度调制(QAM)由于具有很高的频谱利用率被DVB-C等标准选做主要的调制技术。与多进制PSK(MPSK)调制不 同，OAM调制采取幅度与相位相结合的方式，因而可以更充分地利用信号平面，从而在具有高频谱利用效率的同时可以获得比MPSK更低的误码率。 但仔细分析可以发现QAM调制仍存在着频繁的相位跳变，相位跳变会产生较大的谐波分量，因此如果能够在保证QAM调制所需的相位区分度的前提下，尽量减少 或消除这种相位跳变，就可以大大抑制谐波分量，从而进一步提高频谱利用率，同时又不影响QAM的解调性能。文献中提出了针对QPSK调制的相位连续化方 法，本文借鉴该方法，提出连续相位QAM调制技术，并针对QAM调制的特点在电路设计时作了改进。
上传时间： 2013-10-17
上传用户：lalaruby
采用Xlinx公司的Virtex5系列FPGA设计了一个用于多种高速串行协议的数据交换模块,并解决了该模块实现中的关键问题.该交换模块实现4X模式RapidIO协议与4X模式PCI Express协议之间的数据交换,以及自定义光纤协议与4X模式PCI Express协议之间的数据交换,实现了单字读写以及DMA操作,并提供高速稳定的传输带宽.
上传时间： 2013-10-19
上传用户：angle
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
摘 要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; RocketIO; GTP 在数字系统互连设计中,高速串行I/O技术取代传统的并行I/O技术成为当前发展的趋势。与传统并行I/O技术相比,串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力,克服了并行I/O设计存在的缺陷。在实际设计应用中,采用现场可编程门阵列( FPGA)实现高速串行接口是一种性价比较高的技术途径。
上传时间： 2013-10-22
上传用户：semi1981
