专辑类-实用电子技术专辑-385册-3.609G -智能仪器原理、设计与发展-380页-8.7M.pdf
上传时间： 2013-04-24
上传用户：fallen_leaves
专辑类-实用电子技术专辑-385册-3.609G 集成运算放大器应用原理-380页-4.4M.pdf
上传时间： 2013-07-07
上传用户：wanghui2438
专辑类-数字处理及显示技术专辑-106册-9138M 数据图像压缩编码-380页-5.5M.pdf
上传时间： 2013-06-27
上传用户：chuandalong
登机模拟(airbus 380)，使用NETlogo
上传时间： 2015-09-18
上传用户：懒龙1988
pwm, bramki, automat moora i mealego licznik, i roż ne inne w rar
标签： automat mealego licznik bramki
上传时间： 2013-11-26
上传用户：manlian
实用电子技术专辑 385册 3.609G@@ 智能仪器原理、设计与发展 380页 8.7M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
实用电子技术专辑 385册 3.609G集成运算放大器应用原理 380页 4.4M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
数字处理及显示技术专辑 106册 913M数据图像压缩编码 380页 5.5M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
光机电一体化实用技术
上传时间： 2013-06-01
上传用户：eeworm
这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
