fpga中pll时钟实现的源代码，可实现倍频或分频
上传时间： 2016-03-08
上传用户：hongmo
T/C2工作在异步模式下，由PC6(TOSC1)和PC7(TOSC2)外接的32.768KHz 的时钟驱动。T/C2对其1024分频后作为定时时钟。程序计算中断次数。
标签： 模式
上传时间： 2013-12-29
上传用户：dyctj
采用Verilog HDL语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，
上传时间： 2016-03-21
上传用户：R50974
Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，
上传时间： 2016-03-30
上传用户：a6697238
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。
上传时间： 2014-07-07
上传用户：亚亚娟娟123
PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1－Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置4路独立式键盘 ★ 内置4路拨动开关 ★ 内置8位LED发光二极管 ★ 内置3路0－5V之间可调的电压 ★ 内置音频放大模块 ★ 2路继电器控制模块 ★ 2路4分频模块 ★ 内置RS232通信模块
上传时间： 2014-08-17
上传用户：hustfanenze
利用verilog语言，设计分频器，很不错的参考资料
上传时间： 2013-12-03
上传用户：685
基于DE2实验板，Quartus6.0开发环境，驱动两行液晶，其中分频值可以设置的更小一些，调试成功，编译下载即可。
上传时间： 2016-06-12
上传用户：caozhizhi
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器
上传时间： 2013-12-26
上传用户：电子世界
