用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的
上传时间： 2016-07-02
上传用户：iswlkje
AD633 器件资料---------------- 四象限模拟乘法器，需要的都来下吧
上传时间： 2014-01-20
上传用户：小鹏
booth乘法器： 16*16有符号乘法器，Booth编码，简单阵列，Ripple Carry Adder
上传时间： 2014-01-16
上传用户：努力努力再努力
脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器
标签： Digit-Serial Systolic 脉动 乘法器
上传时间： 2014-11-24
上传用户：youth25
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分积需要4个这个模块来实现。总共需要12个这样的模块。 4．Multiplier_full_add 这是一位的全加器，在实现部分积相加的时候，通过全加器的阵列来实现的。
标签： ultipler_quick_add booth 乘法器 测试
上传时间： 2016-07-12
上传用户：zhaiye
16*16有符号乘法器的 编码方式：Booth编码， 拓扑结构：简单阵列 加法器：Ripple Carry Adder
上传时间： 2014-01-13
上传用户：com1com2
移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
上传时间： 2016-07-27
上传用户：牛津鞋
好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过
上传时间： 2014-01-03
上传用户：heart520beat
本压缩包里含有一4位乘法器及PDF书记一本，其中PDF书记钟含有百例各种VHDL实例
标签： 乘法器
上传时间： 2016-08-19
上传用户：515414293
实现了VHDL乘法器，8位乘法操作的完成
上传时间： 2016-08-21
上传用户：fhzm5658
