随着GPS、GALILEO、GLONASS以及我国北斗导航定位系统的不断发展，基于多星座下的GNSS接收机自主完好性监测算法也已被国内外学者广泛研究。本文首先介绍了接收机自主完好性监测（RAIM）算法的原理，然后分别对单星座、多星座组合下的RAIM算法进行了研究和仿真，图形化和数据化的仿真结果充分证明了多星座组合下的完好性监测性能优于单星座下完好性监测性能。
上传时间： 2013-11-11
上传用户：止絮那夏
Linux内核可移植性
上传时间： 2013-10-17
上传用户：stvnash
分析了嵌入式Linux在实时性方面的不足，针对Linux2.6内核的中断运行机制、内核不可抢占性、自旋锁及大内核锁等问题进行研究，提出相应的实时性改进方法。测试表明，改进后的嵌入式Linux实时性效果较好。
上传时间： 2014-12-30
上传用户：liaofamous
摘要:IC智能卡使用过程中出现的密码校验失效、数据丢失、应用区不能读写等一系列失效和可靠性问题,严重影响了其在社会生活各领域的广泛应用.分析研究了IC智能卡芯片碎裂、引线键合断裂、静电放电损伤等失效模式和失效机理,并结合IC卡制造工艺和失效IC卡的分析实例,对引起这些失效的根本原因作了深入探讨,就提升制造成品率、改善可靠性提出应对措施.关键词:IC卡;薄/超薄芯片;碎裂;键合
上传时间： 2013-11-09
上传用户：wangjg
在建立机动通信网络模型的基础上，分析了复杂电磁对抗环境的基本构成，探讨了敌方可能的基于重要性指标的攻击目标选择策略，建立了电子对抗条件下模拟环境模型。再结合节点连通性、信道带宽、信道丢失率和平均时延等多项指标，建立了复杂电磁环境下机动通信网络抗毁性评估模型，并完成了抗毁性评估计算及仿真分析。
上传时间： 2014-12-30
上传用户：weareno2
为了保证在高温条件下，正确使用高频硅PNP晶体管3CG120，文中对3CG120在不同温度段的失效机理进行了研究。通过对硅PNP型晶体管3CG120进行170~340 ℃温度范围内序进应力加速寿命试验，发现在170~240 ℃，240~290 ℃，以及290~340 ℃分别具有不同的失效机理，并通过分析得到了保证加速寿命试验中与室温相同的失效机理温度应力范围。
上传时间： 2013-10-15
上传用户：bensonlly
PCB的可制造性与可测试性，很详细的pcb学习资料。
上传时间： 2015-01-01
上传用户：tou15837271233
挠性印制板很容易在大应力的作用下造成开裂或断裂，在设计时常在拐角处采用抗撕裂结构设计以更好地改善FPC的抗撕裂的性能。
上传时间： 2013-11-20
上传用户：kelimu
对于电子产品设计师尤其是线路板设计人员来说，产品的可制造性设计（Design For Manufacture，简称DFM）是一个必须要考虑的因素，如果线路板设计不符合可制造性设计要求，将大大降低产品的生产效率，严重的情况下甚至会导致所设计的产品根本无法制造出来。目前通孔插装技术（Through Hole Technology，简称THT）仍然在使用，DFM在提高通孔插装制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插装制造商降低缺陷并保持竞争力。本文介绍一些和通孔插装有关的DFM方法，这些原则从本质上来讲具有普遍性，但不一定在任何情况下都适用，不过，对于与通孔插装技术打交道的PCB设计人员和工程师来说相信还是有一定的帮助。1、排版与布局在设计阶段排版得当可避免很多制造过程中的麻烦。（1）用大的板子可以节约材料，但由于翘曲和重量原因，在生产中运输会比较困难，它需要用特殊的夹具进行固定，因此应尽量避免使用大于23cm×30cm的板面。最好是将所有板子的尺寸控制在两三种之内，这样有助于在产品更换时缩短调整导轨、重新摆放条形码阅读器位置等所导致的停机时间，而且板面尺寸种类少还可以减少波峰焊温度曲线的数量。（2）在一个板子里包含不同种拼板是一个不错的设计方法，但只有那些最终做到一个产品里并具有相同生产工艺要求的板才能这样设计。（3）在板子的周围应提供一些边框，尤其在板边缘有元件时，大多数自动装配设备要求板边至少要预留5mm的区域。（4）尽量在板子的顶面(元件面)进行布线，线路板底面(焊接面)容易受到损坏。不要在靠近板子边缘的地方布线，因为生产过程中都是通过板边进行抓持，边上的线路会被波峰焊设备的卡爪或边框传送器损坏。（5）对于具有较多引脚数的器件（如接线座或扁平电缆），应使用椭圆形焊盘而不是圆形，以防止波峰焊时出现锡桥(图1)。
上传时间： 2013-10-26
上传用户：gaome
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上传时间： 2013-11-04
上传用户：372825274
