功率合成器是大功率固态高功放的重要组成器件。应用散射参数原理对功率合成器的合成效率进行了研究，对一路或者几路功率合成器输入失效时的合成效率进行了分析，并在某型大功率固态高功放功率合成器中进行了验证。
上传时间： 2013-10-08
上传用户：nem567397
各研究机构提出了像素补偿电路用于改善OLED的均匀性和稳定性等问题,文中对目前采用有源OLED的α-Si TFT和p-Si TFT的各种像素补偿电路进行了分析。分析结果表明,文中设计方案取得了一定的效果,但尚存不足。
上传时间： 2013-11-21
上传用户：pioneer_lvbo
PCB的可制造性与可测试性，很详细的pcb学习资料。
上传时间： 2014-06-22
上传用户：熊少锋
挠性印制板很容易在大应力的作用下造成开裂或断裂，在设计时常在拐角处采用抗撕裂结构设计以更好地改善FPC的抗撕裂的性能。
上传时间： 2013-11-22
上传用户：crazyer
对于电子产品设计师尤其是线路板设计人员来说，产品的可制造性设计（Design For Manufacture，简称DFM）是一个必须要考虑的因素，如果线路板设计不符合可制造性设计要求，将大大降低产品的生产效率，严重的情况下甚至会导致所设计的产品根本无法制造出来。目前通孔插装技术（Through Hole Technology，简称THT）仍然在使用，DFM在提高通孔插装制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插装制造商降低缺陷并保持竞争力。本文介绍一些和通孔插装有关的DFM方法，这些原则从本质上来讲具有普遍性，但不一定在任何情况下都适用，不过，对于与通孔插装技术打交道的PCB设计人员和工程师来说相信还是有一定的帮助。1、排版与布局在设计阶段排版得当可避免很多制造过程中的麻烦。（1）用大的板子可以节约材料，但由于翘曲和重量原因，在生产中运输会比较困难，它需要用特殊的夹具进行固定，因此应尽量避免使用大于23cm×30cm的板面。最好是将所有板子的尺寸控制在两三种之内，这样有助于在产品更换时缩短调整导轨、重新摆放条形码阅读器位置等所导致的停机时间，而且板面尺寸种类少还可以减少波峰焊温度曲线的数量。（2）在一个板子里包含不同种拼板是一个不错的设计方法，但只有那些最终做到一个产品里并具有相同生产工艺要求的板才能这样设计。（3）在板子的周围应提供一些边框，尤其在板边缘有元件时，大多数自动装配设备要求板边至少要预留5mm的区域。（4）尽量在板子的顶面(元件面)进行布线，线路板底面(焊接面)容易受到损坏。不要在靠近板子边缘的地方布线，因为生产过程中都是通过板边进行抓持，边上的线路会被波峰焊设备的卡爪或边框传送器损坏。（5）对于具有较多引脚数的器件（如接线座或扁平电缆），应使用椭圆形焊盘而不是圆形，以防止波峰焊时出现锡桥(图1)。
上传时间： 2013-11-07
上传用户：refent
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上传时间： 2014-01-20
上传用户：苍山观海
經由改變外部閘極電阻(gate resistors)或增加一個跨在汲極(drain)和源極(source)的小電容來調整MOSFET的di/dt和dv/dt，去觀察它們如何對EMI產生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個有著單組輸出+12V/4.1A及初級側MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉接器(adapter)來做傳導性及輻射性EMI測試。
上传时间： 2014-09-08
上传用户：swing
Active Power提供各种系统可见性和管理工具，使您能更好了解有关电源的各种事件并最终提高电源系统的可靠性。从将基本数据集成 Active Power独有的CleanSource View(CSView)监控软件，到全托管式远程监控服务 – 我们都可为您提供相应管理关键电源基础架构所需的系统可见性和服务。
标签： 关键电源
上传时间： 2013-11-24
上传用户：685
我公司生产的 USBkey 产品所使用的MCU 电路，自2007 年9 月初USBkey 产品开始量产化后，我们对其部分产品做了电老化试验，发现该款电路早期失效问题达不到我们要求，上电以后一段时间内失效率为千分之一点五左右。为此，我们从去年10 月到今年2 月对所生产的产品（已发出的除外）全部进行了电老化筛选，通过这项工作发现了一些规律性的东西，对提高电子产品的安全可靠性有一定指导意义。2 试验条件的设定造成电路早期失效的原因很多，从 IC 设计到半导体生产工艺、电路封装、焊接装配等生产工序和生产设备、生产材料、生产环境及人为的因素都有可能是成因，作为电路的使用方不可能都顾及到，也不可控。通过分析，我们认为还是着眼于该款电路在完成半导体生产工艺后，在后部加工中所产生的早期失效问题更有针对性。，因此决定从电路的后部加工工序即封装、COS 软件以及产品SMT 加工工艺等方面入手，安排几种比对试验并取得试验数据，以期找出失效原因。
上传时间： 2014-12-28
上传用户：894898248
P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外，亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点，至少需要一个可测试点。如无对应的测试点，将可导致与之相关的开短路不可检出，并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本，且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级：A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚，应以AI 零件脚及其它较细较短脚为优先，较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板弯变形，影响测点精准度，制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上，因SMT 零件会偏移，故不可靠，且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper，在ICT 测试时能有效隔离电池的影响。8. 定位孔要求：(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板)，且孔内不能沾锡。(c) 选择以对角线，距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求：(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm)，否则有一测点无法植针。以大于100mil(2.54mm)为佳，其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil，如为高于3mm 零件，则应至少间距120mil，方便治具制作。(g) 测点应平均分布于PCB 表面，避免局部密度过高，影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm)，如在上针板，则最好不小于40mil(1.00mm)，圆形、正方形均可。小于0.030”(30mil)之测点需额外加工，以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点，因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点，高温后已氧化，且其硬度高，所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点，虽可大幅改善，但因助焊剂或吃锡不完全的缘故，仍会出现较多的接触误判。
上传时间： 2014-01-14
上传用户：cylnpy
