虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

图像边缘信息提取

  • 基于最低有效位的图像信息隐藏 图像信息隐藏: 说明: 1、bmp格式的原始图像都有足够的容量来嵌入任何格式的隐秘文件

    基于最低有效位的图像信息隐藏 图像信息隐藏: 说明: 1、bmp格式的原始图像都有足够的容量来嵌入任何格式的隐秘文件,而且都可以提取成功。 2、jpg格式的原始图像只有足够的容量来嵌入任何格式的小容量隐秘文件,可以提取成功。 3、嵌入过程:i. 打开一幅原始图像;ii. 点击相应的嵌入方法;iii. 在提示中输入要嵌入的隐秘文件路径;iv. 输入要保存隐秘文件的路径;v. 嵌入成功; 4. 提取过程:i. 打开一幅隐秘图像;ii. 点击相应的提取算法;iii. 输入要保存隐秘文件的路径;iv. 提取成功。

    标签: 图像 bmp 信息隐藏 容量

    上传时间: 2014-07-29

    上传用户:lanhuaying

  • 基于FPGA的数字图像处理.rar

    数字图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前,数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。数字图像处理的特点是处理的数据量大,处理非常耗时,本文研究了在FPGA上用硬件描述语言实现图像处理算法,通过功能模块的硬件化,解决了视频图像处理的速度问题。随着微电子技术的高速发展,FPGA为数字图像信号处理在算法、系统结构上带来了新的方法和思路。 本文设计的基于FPGA的图像处理系统,是一个具有视频图像采集、图像处理、图像显示功能的图像处理系统。该系统采用Altera公司FPGA芯片作为中央处理器,由视频解码模块、图像处理模块、视频编码模块组成。模拟视频信号由CCD传感器送入,经视频解码芯片SAA7113转换成数字视频信号后,图像处理模块完成中值滤波和边缘检测这两种图像处理算法,视频编码芯片SAA7121将数字视频信号转换成模拟视频信号输出。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。仿真结果表明,使用FPGA硬件处理图像数据不仅能够获得良好的处理效果,处理速度也远远高于软件法处理的方法。

    标签: FPGA 数字图像处理

    上传时间: 2013-04-24

    上传用户:han_zh

  • 基于FPGA的大场景图像融合可视化系统的研究与设计计.rar

    随着图像处理技术和投影技术的不断发展,人们对高沉浸感的虚拟现实场景提出了更高的要求,这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像,再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果,投影的屏幕往往被设计为柱面屏幕,甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化,而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中,要实现高临感的多屏幕无缝拼接以及曲面组合显示,显示系统还需要运用几何数字变形及边缘融合等图像处理技术,实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机,它实时采集图形服务器,或者PC的图像信号,通过图像处理模块对图像信息进行几何校正和边缘融合,在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片,并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块,用于上电时对系统在图像变化处理时所需参数进行传递,并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法,接着提出了系统的设计方案及模块划分,然后围绕FPGA的设计介绍了SDRAM控制器的设计方法,最后介绍了ARM处理器的接口及外围电路的设计。

    标签: FPGA 图像融合 可视化

    上传时间: 2013-04-24

    上传用户:ynsnjs

  • 基于FPGA的视频图像画面分割器的设计.rar

    视频监控一直是人们关注的应用技术热点之一,它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中,经常需要对多路视频信号进行实时监控,如果每一路视频信号都占用一个监视器屏幕,则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示,是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此,本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析,完成了基于ITU-RBT.656视频数据格式的画面分割方法设计;系统采用Xilinx公司的FPGA作为核心控制器,设计了视频图像画面分割器的硬件电路,该电路在FPGA中,将数字电路集成在一起,电路结构简洁,具有较好的稳定性和灵活性;在硬件电路平台基础上,以四路视频图像分割为例,完成了I2C总线接口模块,异步FIFO模块,有效视频图像数据提取模块,图像存储控制模块和图像合成模块的设计,首先,由摄像头采集四路模拟视频信号,经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后,根据画面分割需要进行视频图像数据抽取,并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后,按照数字视频图像的数据格式,将四路视频图像合成一路编码输出,实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能,I2C总线对两片视频解码器进行动态配置等方法,实现四路视频图像的轮流采集、存储和图像的合成,提高了系统集成度,并可根据系统需要修改设计和进一步扩展功能,同时提高了系统的灵活性。

    标签: FPGA 视频图像 画面分割器

    上传时间: 2013-04-24

    上传用户:gundan

  • 基于DSP+FPGA的小波变换实时图像处理系统设计

      本课题设计和完成了一套基于DSP+FPGA结构的小波变换实时图像处理系统。采用小波算法对图像进行边缘提取、图像增强、图像融合等处理,并在ADSP-BF535上实现了小波算法,分析了其运行小波算法的性能。图像处理的数据量比较大,而且运算比较复杂,DSP的特殊结构和性能很好地满足了系统实现的需要,而FPGA的高速性和灵活性也满足了系统实时性和稳定性的需要,所以采用DSP+FPGA来实现图像处理系统是可靠的,也是可行的。系统的硬件设计以DSP和FPGA为平台,DSP实现算法、管理系统运行、并实现了系统的自启动;FPGA实现一些接口、时序控制等,简化了外围电路,提高了系统的可靠性。结果表明,在ADSP-BF535上实现小波算法,效果良好,而且满足系统实时性的要求。最后,总结了系统的设计和调试经验,对调试时遇到的一些问题进行了分析。

    标签: FPGA DSP 小波变换 实时图像

    上传时间: 2013-04-24

    上传用户:Kecpolo

  • 大场景图像融合可视化系统

    随着图像处理技术和投影技术的不断发展,人们对高沉浸感的虚拟现实场景提出了更高的要求,这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像,再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果,投影的屏幕往往被设计为柱面屏幕,甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化,而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中,要实现高临感的多屏幕无缝拼接以及曲面组合显示,显示系统还需要运用几何数字变形及边缘融合等图像处理技术,实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机,它实时采集图形服务器,或者PC的图像信号,通过图像处理模块对图像信息进行几何校正和边缘融合,在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片,并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块,用于上电时对系统在图像变化处理时所需参数进行传递,并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法,接着提出了系统的设计方案及模块划分,然后围绕FPGA的设计介绍了SDRAM控制器的设计方法,最后介绍了ARM处理器的接口及外围电路的设计。

    标签: 图像融合 可视化

    上传时间: 2013-04-24

    上传用户:1047385479

  • 基于FPGA的图像处理算法及压缩编码

    本文以“机车车辆轮对动态检测装置”为研究背景,以改进提升装置性能为目标,研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog,以RedLogic的RVDK开发板作为硬件平台,在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化,然后从数据流中提取有效数据,加以适当裁剪,最后将奇偶场图像数据合并成帧,存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成,由FPGA对SAA7113芯片初始化设置、控制,并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素,从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式,在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤,最后用实际的图像数据块对系统进行了验证。

    标签: FPGA 图像处理 压缩编码 算法

    上传时间: 2013-04-24

    上传用户:qazwsc

  • 基于FPGA的实时图像融合处理系统

    随着多媒体技术发展,数字图像处理已经成为众多应用系统的核心和基础。图像处理作为一种重要的现代技术,已经广泛应用于军事指挥、大视场展览、跟踪雷达、电视会议、导航等众多领域。因而,实现高分辨率高帧率图像实时处理的技术不仅具有广泛的应用前景,而且对相关领域的发展也具有深远意义。 大视场可视化系统由于屏幕尺寸很大,只有在特制的曲面屏幕上才能使细节得到充分地展现。为了在曲面屏幕上正确的显示图像,需要在投影前实时地对图像进行几何校正和边缘融合。而现场可编程门阵列(FPGA)则是用硬件处理实时图像数据的理想选择,基于FPGA的图像处理技术是世界范围内广泛关注的研究领域。 本课题的主要工作就是设计一个以FPGA为核心的硬件系统,该系统可对高分辨率高刷新率(1024*768@60Hz)的视频图像实时地进行几何校正和边缘融合。 论文首先介绍了图像处理的几何原理,然后提出了基于FPGA的大视场实时图像融合处理系统的设计方案和模块功能划分。系统分为算法与软件设计,硬件电路设计和FPGA逻辑设计三个大的部分。本论文主要负责FPGA的逻辑设计。围绕FPGA的逻辑设计,论文先介绍了系统涉及的关键技术,以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。仲裁与控制模块是顶模块的主体部分,主要实现系统状态机和时序控制;参数表模块主要实现SDRAM存储器的控制器接口,用于图像处理时读取参数信息。图像处理模块是整个系统的核心,通过调用FPGA内嵌的XtremeDSP模块,高速地完成对图像数据的乘累加运算。最后论文提出并实现了一种基于PicoBlaze核的12C总线接口用于配置FPGA外围芯片。 经过对寄存器传输级VerilogHDL代码的综合和仿真,结果表明,本文所设计的系统可以应用在大视场可视化系统中完成对高分辨率高帧率图像的实时处理。

    标签: FPGA 实时图像 处理系统

    上传时间: 2013-05-19

    上传用户:恋天使569

  • 基于FPGA的视频图像画面分割器

    视频监控一直是人们关注的应用技术热点之一,它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中,经常需要对多路视频信号进行实时监控,如果每一路视频信号都占用一个监视器屏幕,则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示,是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此,本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析,完成了基于ITU-RBT.656视频数据格式的画面分割方法设计;系统采用Xilinx公司的FPGA作为核心控制器,设计了视频图像画面分割器的硬件电路,该电路在FPGA中,将数字电路集成在一起,电路结构简洁,具有较好的稳定性和灵活性;在硬件电路平台基础上,以四路视频图像分割为例,完成了I2C总线接口模块,异步FIFO模块,有效视频图像数据提取模块,图像存储控制模块和图像合成模块的设计,首先,由摄像头采集四路模拟视频信号,经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后,根据画面分割需要进行视频图像数据抽取,并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后,按照数字视频图像的数据格式,将四路视频图像合成一路编码输出,实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能,I2C总线对两片视频解码器进行动态配置等方法,实现四路视频图像的轮流采集、存储和图像的合成,提高了系统集成度,并可根据系统需要修改设计和进一步扩展功能,同时提高了系统的灵活性。

    标签: FPGA 视频图像 画面分割器

    上传时间: 2013-04-24

    上传用户:啦啦啦啦啦啦啦

  • 实时三维信息获取系统

    三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容,也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务,充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计,总结出了较完整、规范化的设计流程和方法,介绍了从图像处理算法到可编程逻辑器件的规范化映射方法,总结了在视频系统中的高级设计技巧,包括并行流水线技术和循环结构的硬件实现方式等。 为了说明提出的设计方法,本文分析了基于自适应阈值的结构光条纹中心的方向模板快速检测算法的硬件实现。该算法是把自适应阈值法与可变方向模板法相结合,具有稳定性好、精度高、计算简单、数据存储量小、实现速度快的特点,此外,该方法有利于硬件快速实现。实践证明这种方法是实用的、有效的。 本文的重点在于研制了具有完全自主知识产权的实时可重构三维激光彩色信息获取系统中视频图像处理专用集成电路。该集成电路是实现系统快速算法的核心,使用现场可编程器FPGA器件EPlK50实现提取激光线、提取人头轮廓线和提取中心颜色线算法;该集成电路还要实现系统所需的控制逻辑。控制部分包括将视频采集输出端口信号转化为RGB真彩色信号的数据锁存模块、各FIFO缓存器的输入输出控制模块和系统需要的其它信号控制模块。提出提取轮廓线快速算法,即由FPGA处理器与主机交互式共同快速完成提取人头正侧影轮廓线算法。该专用集成电路研制是整个实时可重构三维激光彩色信息获取系统实现的关键。

    标签:

    上传时间: 2013-07-23

    上传用户:lguotao