虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可靠

  • 基于MCS 51单片机的预应力张拉仪系统的设计

    本文介绍了一种利用MCS一51单片机技术研制的对钢筋张力及拉伸长度进行测量的系统 并对该系统的功能、硬软件实现进行了详细的介绍。工程实践表明:该系统测量准确、可靠、方便,能够在实际工程中加以推广应用。

    标签: MCS 51单片机 预应力 张拉仪

    上传时间: 2013-04-24

    上传用户:shwjl

  • LabVIEW计数滤波器在信号降噪中的应用

    本文针对工业测试现场中方波频率信号的高频噪声污染问题,选用LabVIEW 中提供的脉宽滤波、数据采集等功能模块组建了虚拟计数滤波器,设计并实现了一种可靠、便捷的方波频率信号的数字滤波。工程实践

    标签: LabVIEW 滤波器 信号降噪 中的应用

    上传时间: 2013-04-24

    上传用户:jackgao

  • 应用VHDL基于FPGA设计FIR滤波器

    伴随高速DSP技术的广泛应用,实时快速可靠地进行数字信号处理成为用户追求的目标。同时,由于可编程器件在速度和集成度方面的飞速提高,使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件,它的最大优点在于:设计任何幅频特性时,可以具有严格的线性相位,这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件,它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器,在加上VHDL语言灵活的描述方法以及与硬件无关的特点,使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究,并设计了一个16阶的FIR低通滤波器。所做的主要工作为: 1.以FIR数字滤波器的基本理论为依据,使用分布式算法作为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想,将整个滤波器划分为多个模块,利用VHDL语言的描述方法进行了各个功能模块的设计,最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例,用MAX+PLUSII软件进行了仿真,并用MATLAB对仿真结果进行了分析,证明所设计的FIR数字滤波器功能正确。 仿真结果表明,本论文所设计的FIR滤波器硬件规模较小,采样率达到了17.73MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: VHDL FPGA FIR 滤波器

    上传时间: 2013-04-24

    上传用户:zdluffy

  • FPGA的测试

    随着FPGA(FieldProgrammableGateArray)器件的应用越来越广泛且重要,FPGA的测试技术也得到了广泛重视和研究。基于FPGA可编程的特性,应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试,确保芯片在任何用户可能的编程下都可靠工作。 本论文正是针对上述问题,以XilinxXC4000E系列FPGA为主要的研究对象,在详细研究FPGA内部结构的基础上,基于“分治法”的基本思路对FPGA的测试理论和方法做了探索性研究。 研究完成了对可编程逻辑模块(ConfigrableLogicBlock)及其子模块的测试。主要基于“分治法”对CLB及其子模块进位逻辑(CLM)、查找表(LUT)的RAM工作模式等进行了测试划分,分别实现了以“一维阵列”为基础的测试配置和测试向量,以较少了测试编程次数完成了所有CLB资源的测试。 研究完成了对互连资源(ConfigrableInterconnectResource)的测试。基于普通数据总线的测试方法,针对互连资源主要由线段和NMOS开关管组成的特点及其自身的故障模型,通过手工连线实现测试配置,仅通过4次编程就实现了对其完全测试。 在测试理论研究的基础上,我们开发了能对FPGA器件进行实际测试的测试平台。基于硬件仿真器的测试平台通过高速光纤连接工作站上的EDA仿真软件,把软件语言描述的测试波形通过硬件仿真器转化为真实测试激励,测试响应再读回到仿真软件进行观察,能够灵活、快速的完成FPGA器件的配置和测试。该平台在国内首次实现了软硬件协同在线测试FPGA。在该平台支持下,我们成功完成了对各军、民用型号FPGA的测试任务。 本研究成果为国内自主研发FPGA器件提供了有力保障,具有重大科研与实践价值,成功解决了国外公司在FPGA测试技术上的垄断问题,帮助国产FPGA器件实现完全国产化。

    标签: FPGA 测试

    上传时间: 2013-05-17

    上传用户:wangyi39

  • 基于FPGA实现数控步进电机多轴连动

    数控系统在工矿领域已得到广泛应用,计算机数控系统通过对数字化信息的处理和运算,并转化成脉冲信号,实现对步进电机的控制,进而控制数控机床动作和零件加工。随着嵌入式技术的发展,我们可以设计规模更小,成本更低,功能更特定的嵌入式系统来完成传统计算机数控系统所完成的工作。 步进电机以其精度高、控制灵活、定位准确、起停迅速、工作可靠、能直接接受数字信号的特点,成为数控系统中的重要执行部件。然而根据步进电机的特性,必须要采取适当而有效的升降速控制策略,特别是在多电机连动的系统中,对多个电机连动的速度控制和脉冲分配也很值得研究。在本文中作者将介绍一种三轴连动的速度控制和脉冲分配的优化算法,以及其在基于FPGA和ARM配合的高速数控雕刻机控制系统中的实现。 在本文中还可以看见,为了减小本系统中主控MCU的压力,作者还将利用FPGA来设计一个针对多电机连动的速度控制和脉冲分配优化算法的外围定制控制器。 最终实验结果表明,作者所提出的优化算法及其在本系统的实现方案,完全达到客户所提出的高速数控雕刻机控制系统的各项设计性能指标。

    标签: FPGA 数控 步进电机

    上传时间: 2013-07-02

    上传用户:dreamboy36

  • 基于DSP+FPGA的小波变换实时图像处理系统设计

      本课题设计和完成了一套基于DSP+FPGA结构的小波变换实时图像处理系统。采用小波算法对图像进行边缘提取、图像增强、图像融合等处理,并在ADSP-BF535上实现了小波算法,分析了其运行小波算法的性能。图像处理的数据量比较大,而且运算比较复杂,DSP的特殊结构和性能很好地满足了系统实现的需要,而FPGA的高速性和灵活性也满足了系统实时性和稳定性的需要,所以采用DSP+FPGA来实现图像处理系统是可靠的,也是可行的。系统的硬件设计以DSP和FPGA为平台,DSP实现算法、管理系统运行、并实现了系统的自启动;FPGA实现一些接口、时序控制等,简化了外围电路,提高了系统的可靠性。结果表明,在ADSP-BF535上实现小波算法,效果良好,而且满足系统实时性的要求。最后,总结了系统的设计和调试经验,对调试时遇到的一些问题进行了分析。

    标签: FPGA DSP 小波变换 实时图像

    上传时间: 2013-04-24

    上传用户:Kecpolo

  • 采用FPGA实现基于ATCA架构的2.5Gbps串行背板接口

    当前,在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的,因为在高于1Gbps的速度下,并行I/O方案已经达到了物理极限,不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点,包括:更少的器件引脚、更低的电路板空间要求、减少印刷电路板(PCB)层数、PCB布局布线更容易、接头更小、EMI更少,而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中,包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准,如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议,它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术,每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用,如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在,高速串行背板速率普遍从622Mbps到3.125Gbps,甚至超过10Gbps。AdvancedTCA(先进电信计算架构)正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会(PICMG)开发,其主要目的是定义一种开放的通信和计算架构,使它们能被方便而迅速地集成,满足高性能系统业务的要求。ATCA作为标准串行总线结构,支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性,满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器,提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器,为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口,该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析,详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析, 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具,可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。

    标签: FPGA ATCA Gbps 2.5

    上传时间: 2013-05-29

    上传用户:frank1234

  • 基于DSP和FPGA的四关节实验室机器人控制器的研制

    在机器人学的研究领域中,如何有效地提高机器人控制系统的控制性能始终是研究学者十分关注的一个重要内容。在分析了工业机器人的发展历程和机器人控制系统的研究现状后,本论文的主要目标是针对四关节实验室机器人特有的机械结构和数学模型,建立一个新型全数字的基于DSP和FPGA的机器人位置伺服控制系统的软、硬件平台,实现对四关节实验室机器人的精确控制。 本论文从实际情况出发,首先分析了所研究的四关节实验室机器人的本体结构,并对其抽象简化得到了它的运动学数学模型。在明确了实现机器人精确位置伺服控制的控制原理后,我们对机器人控制系统的诸多可行性方案进行了充分论证,并最终决定采用了三级CPU控制的控制体系结构:第一级CPU为上位计算机,它实现对机器人的系统管理、协调控制以及完成机器人实时轨迹规划等控制算法的运算;第二级CPU为高性能的DSP处理器,它辅之以具有高速并行处理能力的FPGA芯片,实现了对机器人多个关节的高速并行驱动;第三级CPU为交流伺服驱动处理器,它实现了机器人关节伺服电机的精确三闭环误差驱动控制,以及电机的故障诊断和自动保护等功能。此外,我们采用比普通UART速度快得多的USB来实现上位计算机.与下位控制器之间的数据通信,这样既保证了两者之间连接方便,又有效的提高了控制系统的通信速度和可靠性。 机器人系统的软件设计包括两个部分:一是采用VC++实现的上位监控软件系统,它主要负责机器人实时轨迹规划等控制算法的运算,同时完成用户与机器人系统之间的信息交互;二是采用C语言实现的下位DSP控制程序,它主要负责接收上位监控系统或者下位控制箱发送的控制信号,实现对机器人的实时驱动,同时还能够实时的向上位监控系统或者下位控制箱反馈机器人的当前状态信息。 研究开发出来的四关节实验室机器人控制器具有控制实时性好、定位精度高、运行稳定可靠的特点,它允许用户通过上位控制计算机实现对机器人的各种设定作业的控制,也可以让用户通过机器人控制箱现场对机器人进行回零、示教等各项操作。

    标签: FPGA DSP 实验室 机器人控制器

    上传时间: 2013-06-11

    上传用户:edisonfather

  • 电动汽车蓄电池组电池管理及其状态检测

    :电动汽车蓄电池组的工作状态主要指各电池在工作时的端电压、工作电流和温度3 个参数的变化情况。对电池工 作状态的检测通常有集中式检测法和分布式检测法,采用“部分”集中、“整体”分布的思路,将电池分成若干分组,每 个分组集中检测,各分组分布检测,同时,采用“桥电容”技术解决了蓄电池组单体端电压检测中存在的参考点选择和 被测电池与检测设备隔离的问题,形成了一种具有完全隔离功能的集中/ 分布式检测法。经过试验,该检测法电压、电流和温度采集功能正常,数据准确、可靠

    标签: 电动汽车 状态检测 蓄电池组 电池管理

    上传时间: 2013-04-24

    上传用户:ZHWKLIU

  • ad2s1210中文

    AD2S1210 中文资料 绝对可靠

    标签: s1210 1210 ad2 ad

    上传时间: 2013-05-27

    上传用户:wlcaption