虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

利用IP

  • 基于FPGA的GPIB接口IP核的研究与设计

    基于FPGA的GPIB接口IP核的研究与设计

    标签: FPGA GPIB 接口 IP核

    上传时间: 2013-10-19

    上传用户:wudu0932

  • 利用Verilog_HDL实现基于FPGA的分频方法

    利用Verilog_HDL实现基于FPGA的分频方法

    标签: Verilog_HDL FPGA 分频

    上传时间: 2013-11-20

    上传用户:atdawn

  • ISE新建工程及使用IP核步骤详解

    ISE新建工程及使用IP核步骤详解

    标签: ISE IP核 工程

    上传时间: 2015-01-01

    上传用户:liuxinyu2016

  • 基于FPGA的MIMO-OFDM基带系统发射机的设计

    介绍了多入多出-正交频分复用(MIMO-OFDM)系统,并分析了其发射机的实现原理。充分利用Altera公司Stratix系列现场可编程门阵列(FPGA)芯片和IP(知识产权)核,提出了一种切实可行的MIMO-OFDM基带系统发射机的FPGA实现方法。重点论述了适合于FPGA实现的对角空时分层编码(D-BLAST)的方法和实现原理以及各个主要模块的工作原理。并给出了其在ModelSim环境下的仿真结果。结果表明,本设计具有设计简单、快速、高效和实时性好等特点。

    标签: MIMO-OFDM FPGA 基带系统 发射机

    上传时间: 2013-11-01

    上传用户:wpt

  • wp379 AXI4即插即用IP

    In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

    标签: AXI4 379 wp 即插即用

    上传时间: 2013-11-11

    上传用户:csgcd001

  • 一种线性卷积实时实现方案

    建了一个基于Altera 的EP2S60硬件处理平台,利用Altera提供的FFT IP核,在100 MHz系统时钟下,数据吞吐率可达100 Ms/s。

    标签: 线性卷积 实现方案

    上传时间: 2015-01-02

    上传用户:Zxcvbnm

  • XAPP740利用AXI互联设计高性能视频系统

    This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX  and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board

    标签: XAPP 740 AXI 互联

    上传时间: 2013-11-23

    上传用户:shen_dafa

  • WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案

    WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案: High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

    标签: Xilinx FPGA 409 DSP

    上传时间: 2013-10-21

    上传用户:huql11633

  • XAPP483 - 利用 Platform Flash PROM 实现多重启动功能

      一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力,根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能,允许用户在单个PROM 中将多种配置存储为不同的修订版本,从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑,用户就能在 PROM 中存储的多达四个不同的修订版本之间进行动态切换。多重启动或从多个设计修订进行动态重新配置的能力,与 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用时所提供的 MultiBoot 选项相似。本应用指南将进一步说明 Platform Flash PROM 如何提供附加选项来增强配置失败时的安全性,以及如何减少引脚数量和板面积。此外,Platform Flash PROM 还为用户提供其他优势:iMPACT 编程支持、单一供应商解决方案、低成本板设计和更快速的配置加载。本应用指南还详细地介绍了一个包含 VHDL 源代码的参考设计。

    标签: Platform Flash XAPP PROM

    上传时间: 2013-10-10

    上传用户:wangcehnglin

  • XAPP058 -利用嵌入式微控制器实现Xilinx系统编程

      Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时,仍能保留原始的器件引脚,从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程,设计人员可轻松升级、修改和测试设计,即使在现场也是如此。

    标签: Xilinx XAPP 058 嵌入式

    上传时间: 2013-11-03

    上传用户:dongbaobao