虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

内装

  • DVBT系统中内编解码模块的软件仿真

    数字电视按传输方式分为地面、卫星和有线三种。其中,DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准,目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准,经国际电讯联盟(ITU)批准的共有三个,包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial,数字视频地面广播)标准、美国的ATSC(Advanced Television System Committee,先进电视制式委员会)标准和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,综合业务数字广播)标准。综合比较起来,欧洲的DVB-T标准在技术及应用实践上都更加成熟。 本论文首先介绍了DVB-T系统的主要结构,针对DVB-T标准中各模块的实现进行了阐述,并根据发射机端各个模块讨论了接收机端相关模块的算法设计。 随后,论文给出了基于Microsoft Visual Studio 2005平台实现的数字电视基带信号产生与接收的软件仿真系统的总体设计流程,重点讨论了内编解码器和内交织/解交织器的算法与实现,并在实现的多参数可选的数字电视基带信号产生与接收软件仿真平台上,重点分析了内编/解码模块在接收端Viterbi译码算法中采用硬判决、简化软判决以及不同调制方式时对DVB-T系统整体性能的影响。 最后,论文讨论了内码译码算法的实现改进,使得Viterbi译码更适合在FPGA上实现,同时针对逻辑设计进行优化以便节省硬件资源。论文重点讨论了对幸存路径信息存储译码模块的改进,比较了此模块三种不同的实现方式带来的硬件速率和资源的优劣,通过利用4块RAM对幸存路径信息的交互读写,完成了对传统回溯算法的改进,实现了加窗回溯的译码输出,同时实现了回溯长度可配置以实现系统不同的性能要求。

    标签: DVBT 模块 编解码

    上传时间: 2013-08-02

    上传用户:远远ssad

  • F2812电机控制例程(内附有详细工程文件)

    ·F2812电机控制例程(内附有详细工程文件)

    标签: F2812 电机控制 工程

    上传时间: 2013-06-13

    上传用户:exxxds

  • Altium Designer 内电层与内电层分割

    Altium Designer 7.0 系统支持多达16层的内电层,并提供了对内电层连接的全面控制及DRC校验。一个网络可以指定多个内电层,而一个内电层也可以分割成多个区域,以便设置多个不同的网络。

    标签: Designer Altium 内电层 分割

    上传时间: 2013-04-24

    上传用户:moerwang

  • LM3S系列ADC例程内置的温度传感器

    LM3S系列ADC例程:内置的温度传感器

    标签: LM3S ADC 内置 温度传感器

    上传时间: 2013-04-24

    上传用户:qunquan

  • 太阳能LED路灯的设计技术

    太阳能LED路灯由太阳能电池、蓄电池、控制 器、LED灯及其恒流驱动电路等部分组成,如图I所示。太阳能电池板通常安装在灯杆顶上并朝着太阳,控制器和铅蓄电池安置在控制箱内,恒流驱动电路和LED都装在灯具内。本文就上述5大部件在使用中的关键问题进行探讨并给出数据,最后介绍恒流驱动源的实际使用电路。

    标签: LED 太阳能 路灯 设计技术

    上传时间: 2013-06-11

    上传用户:362279997

  • Sphinxbase是卡内基梅隆大学著名的sphinx语音识别工程的公用库

    ·详细说明:sphinxbase是卡内基梅隆大学著名的sphinx语音识别工程的公用库,里面实现了语音的AD处理,端点检测,去噪等功能.文件列表:   67506257sphinxbase-0.1.tar 

    标签: Sphinxbase sphinx 大学 语音识别

    上传时间: 2013-05-26

    上传用户:boyaboy

  • HT9200拨号芯片的使用(内有芯片说明和源代码,DTMF发码)

    ·HT9200拨号芯片的使用(内有芯片说明和源代码,DTMF发码)文件列表:   ha0037   ......\ha0037s.pdf   ......\ht9200.asm 

    标签: 9200 DTMF 芯片 HT

    上传时间: 2013-06-20

    上传用户:xauthu

  • 在FPGA内实现双口RAM

    这样就可以在FPGA内实现双口RAM了...

    标签: FPGA RAM 双口

    上传时间: 2013-08-12

    上传用户:squershop

  • 在CPLD内实现声调和时间的控制

    在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改

    标签: CPLD 声调 控制

    上传时间: 2013-08-17

    上传用户:ysystc699

  • 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

    基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等

    标签: Verilog FPGA HDL 多功能

    上传时间: 2013-08-18

    上传用户:问题问题