SD4840/4841/4842/4843/4844是用于开关电源的内置高压MOSFET电流模式PWM控制器系列产品。该电路待机功耗低，启动电流低。在待机模式下，电路进入打嗝模式，从而有效地降低电路的
上传时间： 2013-04-24
上传用户：gcs333
随着通信、网络等技术的不断发展，对车内（机内）通话系统提出了更高的要求。本文以军用车内通话系统为主要应用背景，实现对现有车内通话系统的升级和改造，主要涉及系统结构、软件流程、相关接口及通信协议等内容。 早期模拟车内通话系统已经不能满足数字化建设的需要。现役的数字式车内通话系统普遍功能单一，不具备数据传输等功能。而且系统组成单体设备种类多、接口不统一、兼容性差，较难实现通用化设计。 本文提出一种基于ARM+DSP架构的多功能车内通话系统。主要由多个语音终端、一个主控盒以及头戴通信帽等硬件组成，最大可支持车内16个乘员之间通话，具有群呼、组呼、选呼、强呼、数据传输等功能，系统内乘员还可以通过主控盒与车外网络的用户进行通话或通信。 论文共分七章，主要内容包括：（1）车内通话系统的国内外发展现状和趋势；（2）语音终端系统设计，包括软硬件实现、通信协议等；（3）语音终端设计中几个关键技术的分析和研究。 本文设计的语音终端话音质量高，扩展功能强大，成本相对低廉，除适合在军用通信领域外，在商用领域也具有良好的市场前景。
上传时间： 2013-05-17
上传用户：TF2015
本文介绍了一种基于AVR 单片机Atmel 169，与旋转编码器AS5040 及3966 控制直流电机构成的电风扇360 度内摇头角度调节装置的实现，设计了AS5040 旋转编码器接口电路、P
上传时间： 2013-05-19
上传用户：cath
数字电视技术和超大规模深亚微米的系统级芯片设计技术是当前信息产业中最受关注的两个方向。它们的交叉就是数字电视应用中的一系列系统级芯片和超深亚微米专用集成电路。其中信道处理系统及其相关芯片更是集中了数字信号处理前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键之一。数字高清晰度电视(Digital HDTV)做为第三代电视标准，已成为当今世界高技术竞争的焦点，本文正是从这个交叉点上出发对DVB-H(Digital Video Broadcasting-Handheld)标准中所涉及的信道编码和调制部分进行了研究，重点分析了信道内编码部分的硬件优化实现。本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。同时对清华大学数字电视地面传输标准DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的关键技术做了研究，与DVB标准中的相关技术做了对比。 本文首先对DVB．H以及COFDM的相关理论进行介绍和研究。然后针对DVB-H信道编码调制器中的部分核心算法的FPGA设计和实现进行了详细的研究工作，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的部分设计等。相应地对DVB-H信道解码解调器中的部分算法的FPGA设计的研究工作做了描述，包括符号解交织和比特解交织。同时对清华大学数字电视地面传输标准DMB-T外接收机中频域和时域解交织模块的FPGA设计实现做了描述。 笔者在项目中完成的主要工作有： (1)与项目组成员合作制定系统框架，划分模块。 (2)对所负责的模块，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的算法进行研究并加以优化，建立软件仿真模型，进行FPGA设计，仿真和实现。
上传时间： 2013-06-10
上传用户：rockjablew
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
局域网内聊天传输文件.rar 1、可以进行群聊。 2、点中名字前的复选框要以说消消话。 3、可以群发文件，可以发给指定的人（选中复选框），也可以发给所有人。-LAN chatting to trans
上传时间： 2013-07-17
上传用户：ZHWKLIU
Protel四层板与内层分割教程,上手者实用教程。
上传时间： 2013-06-19
上传用户：neibuzhuzu
IPC-A-610D是目前全球范围内应用最为广泛的电子组装标准。 IPC-A-610D用全彩照片和插图形象地罗列了电子组装行业通行的工艺标准，是所有质保和组装部门必备的法典。 该标准内容涵盖无铅焊接、元器件极性和通孔的焊接标准、表面贴装和分立导线组件、机械组装、清洁、标记、涂覆以及层压板要求。 IPC-A-610对所有的质检员、操作员和培训人员来说都具有很大的借鉴意义。 D版本中新增了超过730幅关于可接受性标准的插图，其清晰度和准确度都经过了严格的审核。
上传时间： 2013-05-17
上传用户：源弋弋
H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。 论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SDRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。 整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
上传时间： 2013-07-21
上传用户：ABCD_ABCD
H.264是2003年5月正式颁布的视频压缩标准，它采用了大量最新的视频编码技术，压缩效率和灵活性方面比先前的标准有了很大的提高，广泛应用在多媒体传输、存储等领域。 本文研究反量化、反变换以及帧内预测等H.264帧内...
上传时间： 2013-04-24
上传用户：hooooor
