虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

内装

  • 内置译码器的步进电机微步进驱动芯片.pdf

    专辑类-执行器件相关专辑-43册-296M 内置译码器的步进电机微步进驱动芯片.pdf

    标签: 内置 译码器 步进电机

    上传时间: 2013-04-24

    上传用户:tianjinfan

  • 电能表修校及装表接电工-260页-3.6M.pdf

    专辑类-电工电力专辑-99册-1.27G 电能表修校及装表接电工-260页-3.6M.pdf

    标签: 260 3.6 电能表

    上传时间: 2013-07-28

    上传用户:王庆才

  • 图解运算放大器电路-内山-227页-4.4M.pdf

    专辑类-电子基础类专辑-153册-2.20G 图解运算放大器电路-内山-227页-4.4M.pdf

    标签: 227 4.4 图解

    上传时间: 2013-04-24

    上传用户:情义强哥

  • T6963C内藏控制器液晶显示模块使用手册-45页-2.0M-PDF版.pdf

    专辑类-数字处理及显示技术专辑-106册-9138M T6963C内藏控制器液晶显示模块使用手册-45页-2.0M-PDF版.pdf

    标签: T6963C M-PDF 2.0

    上传时间: 2013-04-24

    上传用户:情义强哥

  • 自装单片微电脑快速入门-102页-2.2M.pdf

    专辑类-单片机专辑-258册-4.20G 自装单片微电脑快速入门-102页-2.2M.pdf

    标签: 102 2.2 微电脑

    上传时间: 2013-05-23

    上传用户:caixiaoxu26

  • 采用软件校正的TMS320f2812内置ADC采样值方案.rar

    采用软件校正的TMS320f2812内置ADC采样值方案

    标签: f2812 2812 320f TMS

    上传时间: 2013-08-02

    上传用户:wang5829

  • gbcbig字体(Auto_CAD内的SHX字体).rar

    CAD打开时候提示找不到字体GBCBIG.SHX,可以使用这个字体。使用方法:下载后解压到AUTO CAD安装目录下的FONTS文件夹内。

    标签: Auto_CAD gbcbig SHX

    上传时间: 2013-07-31

    上传用户:集美慧

  • PCB故障诊断路内测试系统的研究.rar

    电子功能模件是机电产品的基本组成部分,其水平高低直接决定整个机电产品的工作质量。当前PCB自动测试系统大多为欧美产品,价格相当昂贵,远远超出我国中小电子企业的承受能力。为了提高我国中小企业电子设备的竞争力,本课题研发了适合于我国中小企业、价格低廉、使用方便的PCB路内测试系统。 本文首先详细介绍了PCB各种检测技术的原理和特点,然后根据本课题面向的用户群和他们对PCB测试的需求,组建PCB内测试系统。本系统基于虚拟仪器设计思想,以PCB上模拟电子器件、组合逻辑电路及由其构成的功能模块等为被测对象,包括路内测试仪、逻辑分析单元、信号发生器、高速数据采集器、多路通道扫描器及针床。其中:路内测试仪对不同被测对象选择不同测试方法,采用电位隔离法实现了被测对象与PCB上其他元器件的隔离,并采用自适应测试方法提高测试结果的准确度。逻辑分析单元主要采用反向驱动技术测试常见的组合逻辑电路。信号发生器能同时产生两路正弦波、方波、斜波、三角波等常用波形。数据采集器能同时采集四路信号,以USB接口与主机通讯。多路通道扫描器采用小型继电器阵列来实现,可扩展性好。针床采用新型夹具,既保证接触性能,又不至破坏触点。 实践表明,本系统能对常用电子功能模件进行自动测试,基本达到了预期目标。

    标签: PCB 故障诊断 测试系统

    上传时间: 2013-06-06

    上传用户:klds

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720

  • H.264帧内预测算法优化及几个重要模块的FPGA实现.rar

    H.264作为新一代视频编码标准,相比上一代视频编码标准MPEG2,在相同画质下,平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构,实现灵活性极大,其规定了三个档次,每个档次支持一组特定的编码功能,并支持一类特定的应用,因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能,但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法,提高了帧内预测编码的效率。在该算法下进行帧内预测时,为了得到一个宏块的预测模式,需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度,本文改进了帧内预测模式选择算法。实践证明,在PSNR值的损失可以忽略不计的情况下,该算法相比原算法,帧内编码时间平均节约60﹪以上,对编码的实时性有较大帮助。 为了实现实时编码,考虑到FPGA的高效运算速度和使用灵活性,本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构,并对影响编码速度,且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真,并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中,进行了在线测试,验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进,算法实现简单,对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试,这对H.264编码器芯片的设计有着积极的借鉴性。

    标签: FPGA 264 帧内预测

    上传时间: 2013-06-13

    上传用户:夜月十二桥