fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器
标签: vhd fredivn frediv PULSE
上传时间: 2016-11-21
上传用户:zl5712176
主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率
标签: 15.36 MHz 主时钟 8位
上传时间: 2016-11-28
上传用户:lizhen9880
该模块为分频器,将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上,该源码可以实现任意整数的分频,主要让N的值设置好相应的数字
标签: 模块 分频器
上传时间: 2013-12-30
上传用户:xlcky
利用VHDL语言描述的5分频器(改变程序中m1,m2值,可作为任意奇数分频器)
标签: VHDL 语言 分频器 改变
上传时间: 2013-12-23
上传用户:稀世之宝039
任意小数分频器产生原理,及详细说明文档,任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)
标签: 小数分频器
上传时间: 2013-12-11
上传用户:daoxiang126
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
标签: 硬件 电子琴 数控 分频器
上传时间: 2013-11-28
上传用户:Shaikh
pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
标签: pll 倍频 锁相环技术 分频
上传时间: 2017-01-03
上传用户:yd19890720
数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
标签: 数控 分频器 数据 输入端
上传用户:黑漆漆
奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)
标签: 分频 倍频 修改 参数
上传时间: 2013-12-17
上传用户:zhangyi99104144
关于倍频程和三分之一倍频程滤波器设计程序
标签: 倍频程 分 滤波器 设计程序
上传时间: 2017-01-11
上传用户:GavinNeko