vhdl语言描述分频器,实现2、4、8、16……分频,经过实践
标签: vhdl 语言 分频器
上传时间: 2013-12-30
上传用户:hongmo
verilog分频器~时钟为50hmz,波特率采用9600bps~
标签: verilog hmz 50 分频器
上传时间: 2013-12-27
上传用户:lwwhust
使用XILINX的FPGA进行简单的倍频
标签: XILINX FPGA 倍频
上传时间: 2015-12-21
上传用户:2525775
用于摄象机同步控制LED闪光灯的代码,LED闪光是已经倍频过的,不会引起人眼视觉上的闪烁感.
标签: LED 摄象机 同步控制 代码
上传时间: 2014-12-05
上传用户:haoxiyizhong
奇数分频和倍频,只需修改参数就可以实现较难得基数分频和倍频
标签: 分频 倍频
上传时间: 2014-01-07
上传用户:xc216
3倍频实用稳定算法的VHDL实现(XILINX CPLD)
标签: XILINX VHDL CPLD 倍频
上传时间: 2016-01-12
上传用户:ommshaggar
如何给时钟倍频或者分频,以及altera提供的IP核使用方法
标签: 时钟 倍频 分频
上传时间: 2016-01-13
上传用户:jing911003
使用verilog编写分频器,包括奇分频和偶分频,可以进行任意奇偶分频
标签: verilog 编写 分频器
上传时间: 2016-01-23
上传用户:stvnash
任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
标签: vhdl copy 整数 分频器
上传时间: 2016-01-28
上传用户:372825274
分频器,自己尝试编辑的,20和40分频,可以
标签: 分频器
上传时间: 2014-01-04
上传用户:梧桐