虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号线

信号线主要是指在电气控制电路中用于传递传感信息与控制信息的线路。信号线往往以多条电缆线构成为一束或多束传输线,也可以是排列在印制板电路中的印制线,随着科技与应用的不断进步,信号线已由金属载体发展为其它载体,如光缆等。
  • 设计将来自麦克风的音频输入信号线相结合并把结果输出到输出信号线的实验

    设计将来自麦克风的音频输入信号线相结合,并把结果输出到输出信号线.

    标签: 麦克风 音频

    上传时间: 2022-04-24

    上传用户:默默

  • USB2.0走线要点

    在绘制USB电源线、信号地和保护地时,应注意以下几点: ①USB插座的1、2、3、4脚应在信号地的包围范围内,而不是在保护地的包围范围 内。 ②USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。 ③电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。 ④电源层要比信号地层内缩20D,D为电源层与信号地层之间的距离。 ⑤如果差分线所在层的信号地需要大面积覆铜,注意信号地与差分线之间要保证 35 mil以上的间距,以免覆铜后降低差分线的阻抗。

    标签: USB 2.0 走线

    上传时间: 2013-04-24

    上传用户:LCMayDay

  • 提供I2C总线初始化、工作时的启始位、结束位、提供I2C总线的时钟信号

    提供I2C总线初始化、工作时的启始位、结束位、提供I2C总线的时钟信号,并返回在时钟电平为高期间 SDA信号线上状态。本函数可用于数据发送,也可用于数据接收

    标签: I2C 总线 初始化 时钟信号

    上传时间: 2015-03-15

    上传用户:yzhl1988

  • vc开发的PCI总线加密卡 PCI开发卡主要由PCI9054、93C56、16M晶振和相应的跳线、控制地址数据线等部分组成。PCI9054是PLX公司的PCI主模式桥芯片

    vc开发的PCI总线加密卡 PCI开发卡主要由PCI9054、93C56、16M晶振和相应的跳线、控制地址数据线等部分组成。PCI9054是PLX公司的PCI主模式桥芯片,具体芯片的说明请见Data Book;93C56是EERPOM,用于向PCI9054的初始化设置信息;16M晶振向9054提供总线时钟和CPLD7128S提供时钟;跳线用于PCI9054的设置,控制地址数据线将PCI9054的Local Bus信号线引出来,用于实验板用。

    标签: PCI 9054 93C56 16M

    上传时间: 2014-08-07

    上传用户:hongmo

  • DDR布线规范.rar

    DDR,SDRAM原理介绍、相关信号线介绍及时序,附各图片。

    标签: DDR 布线

    上传时间: 2013-05-29

    上传用户:小强mmmm

  • DSP硬件开发培训

    嵌入式系统的结构 ØDSP的发展历史和特点 ØDSP系统的设计 ØC6000 DSP的CPU和存储器 ØDSP的中断使用 ØDSP的时钟 Ø信号线的布置

    标签: DSP 硬件开发

    上传时间: 2013-06-12

    上传用户:nanjixehun

  • 电感和磁珠的区别及应用场合和作用

    磁珠由氧磁体组成,电感由磁心和线圈组成,磁珠把交流信号转化为热能,电感把交流存储起来,缓慢的释放出去。 磁珠对高频信号才有较大阻碍作用,一般规格有100欧/100mMHZ ,它在低频时电阻比电感小得多。电感的等效电阻可有Z=2X3.14xf 来求得。 铁氧体磁珠 (Ferrite Bead) 是目前应用发展很快的一种抗干扰元件,廉价、易用,滤除高频噪声效果显著。 在电路中只要导线穿过它即可(我用的都是象普通电阻模样的,导线已穿过并胶合,也有表面贴装的形式,但很少见到卖的)。当导线中电流穿过时,铁氧体对低频电流几乎没有什么阻抗,而对较高频率的电流会产生较大衰减作用。高频电流在其中以热量形式散发,其等效电路为一个电感和一个电阻串联,两个元件的值都与磁珠的长度成比例。 磁珠种类很多,制造商应提供技术指标说明,特别是磁珠的阻抗与频率关系的曲线。 有的磁珠上有多个孔洞,用导线穿过可增加元件阻抗(穿过磁珠次数的平方),不过在高频时所增加的抑制噪声能力不可能如预期的多,而用多串联几个磁珠的办法会好些。 铁氧体是磁性材料,会因通过电流过大而产生磁饱和,导磁率急剧下降。大电流滤波应采用结构上专门设计的磁珠,还要注意其散热措施。 铁氧体磁珠不仅可用于电源电路中滤除高频噪声(可用于直流和交流输出),还可广泛应用于其他电路,其体积可以做得很小。特别是在数字电路中,由于脉冲信号含有频率很高的高次谐波,也是电路高频辐射的主要根源,所以可在这种场合发挥磁珠的作用。 铁氧体磁珠还广泛应用于信号电缆的噪声滤除。 以常用于电源滤波的HH-1H3216-500为例,其型号各字段含义依次为:HH 是其一个系列,主要用于电源滤波,用于信号线是HB系列;1 表示一个元件封装了一个磁珠,若为4则是并排封装四个的;H 表示组成物质,H、C、M为中频应用(50-200MHz),T低频应用(<50MHz),S高频应用(>200MHz);3216 封装尺寸,长3.2mm,宽1.6mm,即1206封装;500 阻抗(一般为100MHz时),50 ohm。 其产品参数主要有三项:阻抗[Z]@100MHz (ohm) : Typical 50, Minimum 37;直流电阻DC Resistance (m ohm): Maximum 20;额定电流Rated Current (mA): 2500. 磁珠有很高的电阻率和磁导率, 他等效于电阻和电感串联, 但电阻值和电感值都随频率变化。 他比普通的电感有更好的高频滤波特性,在高频时呈现阻性,所以能在相当宽的频率范围内保持较高的阻抗,从而提高调频滤波效果。 磁珠主要用于高频隔离,抑制差模噪声等。

    标签: 电感

    上传时间: 2013-11-05

    上传用户:猫爱薛定谔

  • PCB布线知识面试题_PCB工程师必备

    本内容汇总了近30个PCB布线知识面试题是PCB工程师必备的知识点总结,也是面试者需要的知识。如何处理实际布线中的一些理论冲突的问题,在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一个输出端的时钟信号线,如何实现差分布线?等问题

    标签: PCB 布线 工程师 面试题

    上传时间: 2013-12-15

    上传用户:asdfasdfd

  • DRAM内存模块的设计技术

    第二部分:DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲(Unbuffered)内存模块的时序分析.......................................1493.2 带寄存器(Registered)的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源,参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种:SDR,DDR,RAMBUS。其中,RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨,本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR,它们都被称为同步动态内存,其核心技术是一样的。只是DDR 在某些功能上进行了改进,所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate,也就是双倍的数据传输率,但是其时钟频率没有增加,只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

    标签: DRAM 内存模块 设计技术

    上传时间: 2014-01-13

    上传用户:euroford

  • 数字地模拟地的布线规则

    数字地模拟地的布线规则,如何降低数字信号和模拟信号间的相互干扰呢?在设计之前必须了解电磁兼容(EMC)的两个基本原则:第一个原则是尽可能减小电流环路的面积;第二个原则是系统只采用一个参考面。相反,如果系统存在两个参考面,就可能形成一个偶极天线(注:小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比);而如果信号不能通过尽可能小的环路返回,就可能形成一个大的环状天线(注:小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开,这样能实现数字地和模拟地之间的隔离。尽管这种方法可行,但是存在很多潜在的问题,在复杂的大型系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线,一旦跨越了分割间隙布线,电磁辐射和信号串扰都会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。 如图1所示,我们采用上述分割方法,而且信号线跨越了两个地之间的间隙,信号电流的返回路径是什么呢?假定被分割的两个地在某处连接在一起(通常情况下是在某个位置单点连接),在这种情况下,地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感,如果流过大环路的是低电平模拟电流,该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时,将形成一个非常大的电流环路。另外,模拟地和数字地通过一个长导线连接在一起会构成偶极天线。

    标签: 数字地 布线规则 模拟

    上传时间: 2013-10-23

    上传用户:rtsm07