使用常识

Altera可重配置PLL使用手册0414-3

Altera可重配置PLL使用手册0414-3。

标签： Altera 0414 PLL 可重配置

上传时间： 2013-11-08

上传用户：秦莞尔w
ISE新建工程及使用IP核步骤详解

ISE新建工程及使用IP核步骤详解

标签： ISE IP核工程

上传时间： 2013-11-18

上传用户：peterli123456
Synplify工具使用指南(华为文档)

Synplify工具使用指南

标签： Synplify 使用指南华为文档

上传时间： 2014-12-28

上传用户：zhuyibin
ISE_IP核创建教程及DDR3_ip核使用注意事项

ISE_IP核创建教程及DDR3_ip核使用注意事项

标签： ISE_IP DDR ip 教程

上传时间： 2013-11-11

上传用户：lmeeworm
modelsim使用的简单的方法

modelsim使用的简单的方法

标签： modelsim

上传时间： 2014-01-10

上传用户：龙飞艇
Quartus使用教程

Quartus软件的一般使用流程。

标签： Quartus 使用教程

上传时间： 2013-11-23

上传用户：1966640071
Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。

标签： Xilinx FPGA 全局时钟资源

上传时间： 2014-01-01

上传用户：maqianfeng
在视频监控系统中使用FPGA进行视频处理

在视频监控系统中使用FPGA进行视频处理:视频监控系统是火车站，机场，银行，娱乐场所，购物中心乃至家庭保安的重要组件。您可以使用xilinx视频IP模块组实现DVR。

标签： FPGA 视频监控系统视频处理

上传时间： 2014-01-15

上传用户：shus521
3G安全机制与移动端使用安全研究

随着3G应用的快速发展，移动通信系统的安全性至关重要，特别是针对安全敏感的应用。本文研究了第三代移动通信系统的信息安全机制，包括第三代移动通信系统面临的信息安全威胁等。在此基础上对以3G智能手机为代表的移动终端的安全使用提出了一些方法。

标签： 安全机制移动

上传时间： 2013-11-20

上传用户：nairui21
西门子TC35模块的使用

西门子TC35模块的使用

标签： TC 35 西门子模块

上传时间： 2013-11-03

上传用户：dljwq