描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。
上传时间： 2013-12-09
上传用户：lvzhr
描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。
上传时间： 2013-10-30
上传用户：1101055045
【例 3.1】4 位全加器
标签： Verilog
上传时间： 2013-12-11
上传用户：zsjzc
MODELSIM 环境下的Verilog 源代码，实现全加器功能
上传时间： 2015-06-10
上传用户：sardinescn
实验课的作业，包括半加器、全加器、加/减法器，使用逻辑图和VHDl描述，包括分析和报告。
标签： 实验
上传时间： 2013-12-25
上传用户：从此走出阴霾
目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法运算的实现——迭代 7、 乘法运算的实现——阵列 8、 乘加运算 9、 设计示例1 —— 8位、迭代 1、 实现方案1 —— 一位、无符号 2、 实现方案2 —— 一位、布思 3、 实现方案3 —— 二位 10、设计示例2 —— 16位、阵列 11、设计示例3 —— 32位、 迭代、阵列 1、 实现方案1 —— 乘、加一步走 2、 实现方案2 —— 乘、加两步走
标签： algorithm Booth Radix High
上传时间： 2015-08-23
上传用户：qiaoyue
本程序以Modelsim为开发平台，采用VHDL为开发语言，实现了简单的全加器．适合初学Modelsim的同行
上传时间： 2013-12-28
上传用户：haohaoxuexi
10个VHDL程序实例，包括加法器，全加器、函数发生器，选择器等。
上传时间： 2014-01-04
上传用户：417313137
2级流水线，使用4元件实现的22位全加器的VHDL语言实现，适用于altera的FPGA
标签： 流水线
上传时间： 2016-01-27
上传用户：ayfeixiao
3级流水线，含4元件的22位全加器的VHDL语言实现，适用于altera系列的FPGA
标签： 流水线
上传时间： 2016-01-27
上传用户：cc1915
