FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
上传时间： 2017-05-25
上传用户：shizhanincc
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
上传时间： 2014-11-10
上传用户：15736969615
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：a471778
一个通用的矩阵综合算法；能实现加、减、乘、转置以及初始化设置功能(大小和初值)。
上传时间： 2014-02-18
上传用户：Thuan
此程序是一个加,减,乘,除的算法.
上传时间： 2013-12-24
上传用户：sclyutian
用java编写的一个基于GUI的算术四则运算（加、减、乘、除）的计算器。 1．综合使用swing包的容器类和组件类设计一个合理的界面； 2．只能对整型数据进行处理； 3. 只能完成加、减、乘、除四项基本功能； 4．参照Windows附件中的计算器的外观和功能
上传时间： 2014-01-03
上传用户：wpt
二: 普通计算器的设计说明: 1 普通计算器的主要功能(普通计算与逆波兰计算): 1.1主要功能: 包括 a普通加减乘除运算及带括号的运算 b各类三角与反三角运算（可实现角度与弧度的切换） c逻辑运算， d阶乘与分解质因数等 e各种复杂物理常数的记忆功能 f对运算过程的中间变量及上一次运算结果的储存. G 定积分计算器（只要输入表达式以及上下限就能将积分结果输出） H 可编程计算器（只要输入带变量的表达式后，再输入相应的变量的值就能得到相应的结果） I 二进制及八进制的计算器 j十六进制转化为十进制的功能。 *k (附带各种进制间的转化器)。 L帮助与阶乘等附属功能
上传时间： 2013-11-26
上传用户：yzy6007
运用链表来操作多项式,实现多项式加减乘的功能
上传时间： 2015-01-14
上传用户：黄华强
一个c++,c#,ini,java等的编辑器,语法加亮
上传时间： 2014-09-11
上传用户：qq21508895
自己做的一个支持加减乘的大数类
标签： 减
上传时间： 2013-12-27
上传用户：rocwangdp
