自90年代以来，LED显示屏的设计制造和应用水平得到日益提高，LED显示屏经历了从单色、双色图文显示屏，到图像显示屏，一直到今天的全彩色视频显示屏的发展过程。在此发展过程中，无论在器件的性能(超高亮度LED显示屏及蓝色发光二极管等)和系统组成(计算机化的全动态显示系统)等方面都取得了长足的进步。 LED显示屏相比与其它的平板显示器，有其独特的优越性，比如：可靠性高、使用寿命长、环境适应能力强、性价比高且成本低等特点，且随着全彩屏显示技术的日益完善，使得LED显示屏在许多场合得到广泛的应用。 本文详细介绍了利用DVI接口作为视频LED显示屏数据源，利用查表的方法实现伽玛矫正的实现方案和实现4096级灰度的LED视频显示屏控制系统的设计原理。通过对等长时间实现4096级灰度方案的分析，得到此方案在系统速度和显示屏的亮度上存在的局限，提出采用变长时间和消影时间相结合的方案实现4096级灰度的方案及实现，这是在提高硬件成本以获得成本，速度和亮度的折中。在此基础上，提出了用脉冲打散输出的方法改善LED显示屏显示效果，并探讨了低帧频无闪烁LED全彩屏的实现方法；对一些可以提高LED显示屏系统技术的新技术展开讨论，为今后的动态全彩色LED显示屏具体实现打下坚实的理论基础。
上传时间： 2013-04-24
上传用户：793212294
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-04-24
上传用户：yx007699
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
AC/DC适配器(ADAPTER)高频电子变压器的设计有很多制约条件，比如空间体积、热的问题、转换器的效率、电磁干扰、PWM控制IC、性价比等。所以磁心选用受到一定的限制，不像一般资料中介绍的满足功率容量即可，选择的余地不大。所以本文不讲解具体的磁心选择，仅利用计算软件对磁心的功率容量进行校验。目前与NOTEBOOK和LCD配套的中高档ADAPTER工作频率在60KHz~100KHz左右。变压器的绕组已用上了三重绝缘线，再要做小变压器已经有难度。我们知道小型化开关变压器有两种方法：一、提高开关频率，带来的问题是对EMI的控制有一定难度；二、选用更高饱和磁通密度的磁心材料，如TDK公司的PC95和PE33 见表（1）。如果在100℃时Bsat能达到450mT~500mT，那么我们在设计开关变压器时就能使用更少的圈数，减少铜损，同时又能提高初级绕组的电感量，降低峰值电流，减少开关管的能量损耗，从而减少开关变压器的体积，进一步地实现ADAPTER的小型化。
上传时间： 2013-08-04
上传用户：bjgaofei
这是用FPGA实现的设计两人掷骰子比较点大小的游戏，里面有详细的程序源码及分析，希望有些帮助
上传时间： 2013-08-06
上传用户：lili123
用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
上传时间： 2013-08-07
上传用户：ukuk
用fpga高效率的设计FIR滤波器\r\n里面有原理介绍，具体如何实施设计
上传时间： 2013-08-13
上传用户：asdfasdfd
这是我以前用过 的别人设计的已款MP3电路图，感觉还可以
上传时间： 2013-09-18
上传用户：3到15
给出了数字直流电压表设计的具体电路，该电路采用纯硬件实现，覆盖内容广泛、涉及知识点较多、难易适中，将其列入自主实验内容，充分调动了学生学习的积极性，对提高学生工程设计能力、综合运用各种知识分析问题、解决实际问题的能力等方面效果显著。
上传时间： 2013-10-12
上传用户：Tracey
提出了一种基于DSP的新型静电除尘（ESP）用高频高压电源设计方案。给出了电源的主电路、控制电路以及各采样电路的设计过程。电源主电路由IGBT（FZ900R12KE4）构成的H桥式电路组成；控制电路采用数字信号处理器DSP（TMS320F2812）为核心；采样电路主要采集三相进线电流、逆变输出电流、变压器油温及IGBT的温度等。实验表明，该静电除尘用高频高压电源运行稳定可靠，能够满足静电除尘的要求。
上传时间： 2013-10-15
上传用户：ginani
