虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

万用表的设计

  • 基于Proteus的数字电压表仿真设计

     为了提高电压表的测量精度和性价比,提出了一种以AT89C51单片机为控制核心的,基于Proteus仿真技术的数字电压表设计方案。详细介绍了数字电压表的硬件电路设计和软件编程方法,并利用Proteus 软件进行了仿真调试。结果表明,所设计的数字电压表结构简单,性价比高,并具有较高的测量精度;同时,也证明了Proteus仿真软件的运用,可以有效地缩短单片机系统的开发周期,降低开发成本。

    标签: Proteus 数字电压表 仿真设计

    上传时间: 2013-11-10

    上传用户:xianglee

  • 基于MSP430和MBUS的标准远传抄表系统设计

    基于MSP430和MBUS的标准远传抄表系统设计

    标签: MBUS MSP 430 标准

    上传时间: 2013-11-05

    上传用户:亚亚娟娟123

  • 四档位智能型数字兆欧表的设计

    关于数字欧姆表设计的介绍

    标签: 智能型 数字兆欧表

    上传时间: 2013-11-09

    上传用户:水中浮云

  • 用数码管设计的可调电子钟

    用数码管设计的可调电子钟...............源程序

    标签: 数码管 电子钟

    上传时间: 2013-11-14

    上传用户:sunshine1402

  • 基于GSM无线传输的远程抄表终端设计论文

    基于GSM无线传输的远程抄表终端设计论文

    标签: GSM 无线传输 远程抄表 终端设计

    上传时间: 2013-10-21

    上传用户:JIEWENYU

  • 智能数字交流毫伏表的设计与实现AD637

    摘要:本文介绍了一种基于单片机和测量电压真有效值方案设计的智能数字交流毫伏表。它能精确测量任意波形的低频模拟周期信号并同时显示其有效值和分贝值。具有智能量程转换功能。 关键词:单片机  数字毫伏表  真有效值  智能量程转换

    标签: 637 AD 智能数字 交流

    上传时间: 2013-11-09

    上传用户:gaoqinwu

  • 用VerilogHDL实现基于FPGA的通用分频器的设计

    用VerilogHDL实现基于FPGA的通用分频器的设计

    标签: VerilogHDL FPGA 分频器

    上传时间: 2013-10-28

    上传用户:xiaoxiang

  • 用VerilogHDL实现基于FPGA的通用分频器的设计

    用VerilogHDL实现基于FPGA的通用分频器的设计

    标签: VerilogHDL FPGA 分频器

    上传时间: 2015-01-02

    上传用户:oooool

  • 通用阵列逻辑GAL实现基本门电路的设计

    通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用; 2.掌握GAL器件的设计原则和一般格式; 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计; 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定(不可编程)的或阵列和输出逻辑宏单元(OLMC)三部分构成。GAL芯片必须借助GAL的开发软件和硬件,对其编程写入后,才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元,最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来,在功能和结构上与GAL22V10完全相同,并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns,系统速度高达100MHz以上,因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项,最多的单元可达16个乘积项,因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外,采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程,每片ispGAL22V10需要有四个在系统编程引脚,它们是串行数据输入(SDI),方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚,从而使得两种器件的引脚相互兼容。在系统编程电源为+5V,无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序,是不能直接对芯片编程下载的,必须经过计算机软件对其进行编译,综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件,简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片,这样GAL芯片就具有用户所需要的逻辑功能。  3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心,能进行逻辑优化,将逻辑映射到器件中去,自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具,ispLEVER软件提供给开发者一个简单而有力的工具。

    标签: GAL 阵列 逻辑 门电路

    上传时间: 2013-11-17

    上传用户:看到了没有

  • 基于多表的动态查询模块设计与实现

    查询是信息管理系统中使用涉及用户最多使用最频繁的功能。为了提高用户查询的灵活性与查询效率,设计了基于多表的动态查询模块,使得用户可以自己选择查询数据项,动态组合查询条件。应用结果表明,该模块不仅提高了查询的灵活度与效率,而且增加了查询的信息量,用户的满意度达到了98% 以上。

    标签: 动态查询 模块设计

    上传时间: 2013-11-11

    上传用户:18165383642