您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

适用于FPGA的SOPC方面的程序开发方面

标签: FPGA SOPC 方面程序开发发布者:add505上传时间:2015-12-09
一些简单的VHDL实例

标签: VHDL 发布者:jc6629402上传时间:2015-12-08
VHDL-vga_core(vhdl).rar FPGA上实现 VGA的IP（VHDL）

标签: VHDL-vga_core FPGA VHDL vhdl 发布者:wylyyzjz上传时间:2015-12-07
altera的ip核

标签: altera 发布者:tanghui2008上传时间:2015-12-06
80c51f020

标签: 80c51f020 发布者:x184372250上传时间:2015-12-06
HAMMING CODE在偵錯及更正的原理實現

标签: HAMMING CODE 正发布者:zyz5925629上传时间:2015-12-05
FPGA向SRAM中写入数据

标签: FPGA SRAM 数据发布者:peterzhang1982上传时间:2015-12-05
对PCM编码的多路复用与解复用程序

标签: PCM 编码多路复用程序发布者:sea_and_sun上传时间:2015-12-05
16位CUPIP核,完全运行的好的东西,可以直接拿来用的!

标签: CUPIP 运行发布者:happy_christina上传时间:2015-12-05
本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資

标签: FFT 元素修改加法器发布者:dongjunxi126上传时间:2015-12-04
用VHDL编写的串口通讯程序

标签: VHDL 编写串口通讯程序发布者:ydyzd_2008上传时间:2015-12-03
用FPGA实现DDS,可变频,幅值由硬件完成

标签: FPGA DDS 幅值硬件发布者:foreigngirl上传时间:2015-12-03
十进制加法计数器.VHDL程序,可在Quratus 2中运行

标签: Quratus VHDL 十进制加法发布者:starsrain1上传时间:2015-12-03
this come from alter ,you can look and find it on line about h263.

标签: alter about this come 发布者:wxsara1118上传时间:2015-12-03
this come from alter ,you can look and find it on line about USB

标签: alter about this come 发布者:MOMO89752118上传时间:2015-12-03
ALTERA关于CCD的一些verilog程序

标签: verilog ALTERA CCD 程序发布者:kyo上传时间:2015-12-03
ALTERA 的关于对SDRAM控制器操作的verilog相关程序

标签: verilog ALTERA SDRAM 控制器发布者:starsrain1上传时间:2015-12-03
数字电子琴控制器的ＶＥＲＩＬＯＧ代码

标签: 数字控制器代码电子琴发布者:thor上传时间:2015-12-02
频率计

标签: 频率计发布者:sunqingyan上传时间:2015-12-02
USB接口控制器参考设计VHDL代码,方便开发FPGA人员进行USB的开发

标签: USB FPGA VHDL 接口控制器发布者:SAMDUK上传时间:2015-12-02
在quaters下写的比较数的大小输出

标签: quaters 比较输出发布者:fy8855773上传时间:2015-12-02
一个用verilog写的串行传输到并行传输的程序

标签: verilog 串行传输并行传输程序发布者:w5525上传时间:2015-12-02
初学ＶＨＤＬ有用的

标签: 发布者:hwyzy上传时间:2015-11-30
这是一个基本的ARM7_Core 有基本功能但不是太完善

标签: Core ARM 发布者:zbcs1025上传时间:2015-11-30
c54x的VeriLog程序代码也是opencoreip

标签: opencoreip VeriLog c54x 程序发布者:mpeg2000上传时间:2015-11-30
用VHDL实现的除法器,非常好使,仿真通过了

标签: VHDL 除法器仿真发布者:zming上传时间:2015-11-29
在利用Verilog在FPGA平台上输出正弦波

标签: Verilog FPGA 输出正弦波发布者:shsy22上传时间:2015-11-29
FPGA内嵌的BRAM资源很少

标签: FPGA BRAM 内嵌资源发布者:dhgagfdagfdsdgf上传时间:2015-11-29
设计一个可编程间隔定时器

标签: 可编程定时器发布者:sunny_02上传时间:2015-11-28
使用說明對於modelsim的如何操作和使用及安裝的如何安裝

标签: modelsim 操作发布者:z3021440上传时间:2015-11-26