您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

Xilinx软核microblaze源码(VHDL)版本7.10

标签: microblaze Xilinx VHDL 7.10 发布者:gggic上传时间:2017-09-03
基于FPGA的6层电梯控制器

标签: FPGA 电梯控制器发布者:Sundaymorn上传时间:2017-09-03
herez the code of VGA.its hardware implementation on FPGA

标签: implementation hardware herez code 发布者:harveywang上传时间:2017-09-02
USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.

标签: USB FPGA 2.0 PC机发布者:wuliaowenti上传时间:2017-09-02
流水线乘法器与加法器开发环境：Modelsim（verilog hdl）

标签: Modelsim verilog hdl 流水线发布者:harveywang上传时间:2017-09-02
六层电梯控制vhdl六层电梯控制vhdl六层电梯控制vhdl六层电梯控制vhdl六层电梯控制vhdl

标签: vhdl 电梯控制发布者:Sundaymorn上传时间:2017-09-02
计数器

标签: 计数器发布者:wanglp094上传时间:2017-09-02
VIRTEX4 概述 ,展现了新一代的塞林斯公司的FPGA 的整体概况

标签: VIRTEX4 FPGA 发布者:newyearday上传时间:2017-09-01
Quartus appendix - Can be useful if you start using quartus II to code in verilog

标签: appendix Quartus quartus verilog 发布者:wuqiweipp上传时间:2017-09-01
RGB to Y CB CR conversion source code in VHDL

标签: conversion source code VHDL 发布者:Rosa_上传时间:2017-09-01
BJ-EPM240V2实验例程以及说明文档实验之BJ-EPM240学习板使用指南

标签: BJ-EPM 240 实验使用指南发布者:leeixndong上传时间:2017-08-31
BJ-EPM240V2实验例程以及说明文档实验之十五Quartus II调用ModelSim仿真实例

标签: ModelSim Quartus BJ-EPM 240 发布者:lzjcbm11上传时间:2017-08-31
BJ-EPM240V2实验例程以及说明文档实验之十二接口扩展应用

标签: BJ-EPM 240 实验文档发布者:ys0796上传时间:2017-08-31
BJ-EPM240V2实验例程以及说明文档实验之十IIC通信实验

标签: BJ-EPM 实验 240 IIC 发布者:piaoxue061906上传时间:2017-08-31
BJ-EPM240V2实验例程以及说明文档实验之七VGA接口实验

标签: BJ-EPM 实验 240 VGA 发布者:zhaoyanguangaaa上传时间:2017-08-31
利用 VHDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作

标签: VHDL 串行通信设计语言发布者:ll122644144上传时间:2017-08-31
USB的VHDL程序通过验证准确无误大家看看看看看吧

标签: VHDL USB 程序家发布者:face137上传时间:2017-08-31
I2S fpga interface ip design from xess

标签: interface design fpga from 发布者:hudun2006上传时间:2017-08-31
These programs are vhdl

标签: programs These vhdl are 发布者:qx19860213上传时间:2017-08-30
组合逻辑单元设计电路

标签: 组合逻辑单元设计电路发布者:janeljh1上传时间:2017-08-30
流水灯和跑马灯的程序已经编译可以用是quartus的开发环境

标签: quartus 流水灯开发环境跑马灯发布者:goocool上传时间:2017-08-30
该系统利用VHDL语言、PLD设计出租车计费系统

标签: VHDL PLD 出租车计费系统发布者:glossary上传时间:2017-08-30
FPGA　VHDL　语言的的士计费系统！与现有的的士计费系统功能一样。

标签: FPGA VHDL 计费系统语言发布者:l2335800上传时间:2017-08-30
8位RISC CPU,包括alu,count,machine等等

标签: machine count RISC CPU 发布者:a1a1J0上传时间:2017-08-30
UART Transmitter. VHDL code and its testbench.

标签: Transmitter testbench UART VHDL 发布者:bbbbbb110上传时间:2017-08-30
基于CPLD的数字通信系统 ask序列用VHDL产生 ask序列信号

标签: ask CPLD VHDL 数字通信系统发布者:MOMO89752118上传时间:2017-08-29
基于CPLD的数字通信系统2fsk 用VHDL形成2FSK信号

标签: CPLD 2fsk 2FSK VHDL 发布者:hcwlxhyq上传时间:2017-08-29
Clock generation perl to vhdl oijoij

标签: generation oijoij Clock perl 发布者:teasler111上传时间:2017-08-29
memory VHDL design

标签: memory design VHDL 发布者:magicchange上传时间:2017-08-29
交通灯控制器的硬件描述使用VHDL语言注释详细想要的赶紧下载吧

标签: VHDL 交通灯控制器硬件发布者:foreverxiluzai上传时间:2017-08-25