用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
资源简介:用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
上传时间: 2014-12-07
上传用户:541657925
资源简介:VHDL语言实现三人表决器控制电路,有优先级自主设定等功能
上传时间: 2013-12-03
上传用户:a3318966
资源简介:VHDL实现的三人表决器,大家一起交流一下,
上传时间: 2017-01-31
上传用户:坏天使kk
资源简介:用VHDL语言编写的三人表决器,多数服从少数,或者一致通过。
上传时间: 2014-01-11
上传用户:cc1915
资源简介:要求用VHDL语言设计7人表决器和系列检测器,检测“1111111101111110”
上传时间: 2013-12-26
上传用户:asddsd
资源简介:包含VHDL语言设计7人表决器电路和系检测器列
上传时间: 2014-01-05
上传用户:lhc9102
资源简介:用VHDL语言实现的基于FPGA的交换机设计
上传时间: 2013-04-24
上传用户:归海惜雪
资源简介:VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例,不仅进行基础的门电路设计,而且还有较为复杂的数字系统设计。这些实例可以直接被调用。
上传时间: 2014-01-07
上传用户:lhw888
资源简介:用VHDL语言描述十六路彩灯的设计其开发均在FPGA中
上传时间: 2014-01-10
上传用户:日光微澜
资源简介:基于fpga和sopc的用VHDL语言编写的EDA组合电路的设计
上传时间: 2016-02-04
上传用户:wangchong
资源简介:基于fpga和sopc的用VHDL语言编写的EDA等精度频率设计
上传时间: 2014-01-07
上传用户:yepeng139
资源简介:用VHDL语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
上传时间: 2014-12-20
上传用户:chongcongying
资源简介:用VHDL设计四人抢答器,VHDL学习的基础,很好用
上传时间: 2017-09-25
上传用户:lizhen9880
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器...
上传时间: 2015-04-11
上传用户:tianyi223
资源简介:用c语言实现fft和iir滤波器的设计。可以和matlab中的函数fft,filter等效。
上传时间: 2015-03-30
上传用户:凤临西北
资源简介:VHDL语言编写三分频,可以扩展实现任意奇数
上传时间: 2013-12-01
上传用户:ynsnjs
资源简介:基于VHDL语言的高精度频率计的设计,已通过实验测试
上传时间: 2015-05-24
上传用户:zhangjinzj
资源简介:这是用C语言编写的关于8051的VHDL的源代码
上传时间: 2015-08-04
上传用户:asdkin
资源简介:cnForums是功能强大的论坛。开发语言c#,三层结构。模块设计很值得学习
上传时间: 2014-01-06
上传用户:sevenbestfei
资源简介:seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明
上传时间: 2015-09-03
上传用户:dancnc
资源简介:用C语言实现进程调度-操作系统课程设计设计思想: “最高优先数优先”调度算法的基本思想是把cpu分配给就绪队列中优先数最高的进程。采用动态优先数,即优先数在创建进程时给定一个初始值,当进程获得一次cpu后其优先数就减少1。
上传时间: 2013-12-31
上传用户:huql11633
资源简介:是电话通迅录的代码,用C语言实现的,是我的课程设计
上传时间: 2014-11-28
上传用户:lanjisu111
资源简介:quartus环境下开发的三人表决器(三种不同的描述方式)maxplusII兼容
上传时间: 2013-12-22
上传用户:wff
资源简介:用VHDL语言实现8位十进制计数器的设计,计数结果用实验板上8个数码管显示
上传时间: 2016-05-27
上传用户:ccclll
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述
上传时间: 2014-01-23
上传用户:xymbian
资源简介:用C语言求三个整数的平均值,可以任意输入三个整数。
上传时间: 2017-01-16
上传用户:ikemada
资源简介:使用VHDL语言进行数字锁相环的设计,pdf格式,可以打开
上传时间: 2014-11-01
上传用户:努力努力再努力
资源简介:用Verilog语言实现积分梳状滤波器(CIC)设计
上传时间: 2013-12-10
上传用户:佳期如梦
资源简介:3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间: 2017-08-13
上传用户:Thuan
资源简介:1.简介 本程序是用C语言编的一个基于命令行的文件合并分割器。主要用于分割和合并文件,可以按大小分或者按个数等分。支持分割和合并的批处理。其中命令行以及批处理语句有一定的规则,需要用户学习后才能熟练使用。 2.功能  能够实现多个文件的合并...
上传时间: 2015-02-07
上传用户:fhzm5658