用VHDL语言编写的三人表决器，多数服从少数，或者一致通过。
上传时间： 2014-01-11
上传用户：cc1915
最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器（使用when－else语句） 二进制到BCD码转换 多路选择器 （使用case语句） 二进制到格雷码转换 双向总线（注2） 汉明纠错吗译码器 三态总线（注2） 汉明纠错吗编码器 解复用器
上传时间： 2015-04-11
上传用户：tianyi223
quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容
标签： maxplusII quartus 环境 三人表决器
上传时间： 2013-12-22
上传用户：wff
最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述
上传时间： 2014-01-23
上传用户：xymbian
VHDL语言实现三人表决器控制电路，有优先级自主设定等功能
上传时间： 2013-12-03
上传用户：a3318966
vhdl实现的三人表决器，大家一起交流一下，
上传时间： 2017-01-31
上传用户：坏天使kk
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
上传时间： 2014-12-07
上传用户：541657925
VHDL七人表决器免费为大家服务
上传时间： 2014-12-06
上传用户：kytqcool
eda7人表决器，设计一个七人表决电路，当参与表决的7人中有4人或4人以上赞同时，表决器输出“1” 表示通过，否则输出“0”表示不通过。 实验时，可用7个电平开关作为表决器的7个输入变量，输入“1”表示表决者“赞同” 输入“0”表示表决者“不赞同”。
上传时间： 2013-12-25
上传用户：aappkkee
seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明
上传时间： 2015-09-03
上传用户：dancnc
