32位元浮点数加法器,用于以VHDL编写的32位元CPU

相 关 资 源

• 32位元浮点数加法器,用于以VHDL编写的32位元CPU免费下载

  资源简介：32位元浮点数加法器,用于以VHDL编写的32位元CPU

  标签： VHDL CPU 浮点数 加法器

  上传时间： 2014-12-19

  上传用户：坏天使kk

• 一个32位元的浮点数加法器免费下载

  资源简介：一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加

  标签： 浮点数 加法器

  上传时间： 2013-12-23

  上传用户：四只眼

• 32位单精度浮点加法器免费下载

  资源简介：32位单精度浮点加法器。进行用加法运算，仿真输出

  标签： 精度 浮点 加法器

  上传时间： 2013-04-24

  上传用户：x4587

• 这是用VHDL编写的四位加法器免费下载

  资源简介：这是用VHDL编写的四位加法器，请多指教

  标签： VHDL 编写 加法器

  上传时间： 2013-12-12

  上传用户：yepeng139

• 加法器（使用verilog编写的）,虽然简单免费下载

  资源简介：加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！

  标签： verilog 加法器 编写

  上传时间： 2013-12-10

  上传用户：410805624

• 用VHDL编写的8位全加器,数字分频器等程序免费下载

  资源简介：用VHDL编写的8位全加器,数字分频器等程序

  标签： VHDL 8位 编写 全加器

  上传时间： 2013-12-16

  上传用户：ztj182002

• VHDL编写的八位9值信号的中值输出方法免费下载

  资源简介：VHDL编写的八位9值信号的中值输出方法，特点是不采用流水或状态机设计，因此速度较快

  标签： VHDL 编写 信号 输出

  上传时间： 2014-01-23

  上传用户：hzy5825468

• VHDL编写的四位加法计数器免费下载

  资源简介：VHDL编写的四位加法计数器，可以通过QuartusII环境验证

  标签： VHDL 编写 加法 计数器

  上传时间： 2013-12-03

  上传用户：ayfeixiao

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-13

  上传用户：yl1140vista

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-09

  上传用户：xjy441694216

• 一个32位元的浮点数乘法器免费下载

  资源简介：一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘

  标签： 浮点数 乘法器

  上传时间： 2013-12-26

  上传用户：yuanyuan123

• verilog编写的32位浮点加法器免费下载

  资源简介：verilog编写的32位浮点加法器

  标签： verilog 编写 浮点 加法器

  上传时间： 2015-03-09

  上传用户：372825274

• 基于VHDL语言的32位单精度的浮点加法器免费下载

  资源简介：基于VHDL语言的32位单精度的浮点加法器

  标签： VHDL 语言 精度 浮点

  上传时间： 2017-09-09

  上传用户：manking0408

• 32位高性能浮点乘法器芯片设计研究.pdf免费下载

  资源简介：32位高性能浮点乘法器芯片设计研究.pdf

  标签： 性能 乘法器 浮点

  上传时间： 2016-12-08

  上传用户：hjshhyy

• 16位元浮点数CPU,可作运算,以VHDL编写免费下载

  资源简介：16位元浮点数CPU,可作运算,以VHDL编写

  标签： VHDL CPU 浮点数 运算

  上传时间： 2017-06-05

  上传用户：ryb

• 介绍关于FPGA的浮点加法器运算单元设计免费下载

  资源简介：介绍关于FPGA的浮点加法器运算单元设计

  标签： FPGA 浮点 加法器 单元设计

  上传时间： 2014-01-24

  上传用户：kbnswdifs

• FPU加法器的设计与实现免费下载

  资源简介：浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有...

  标签： FPU 加法器

  上传时间： 2014-01-19

  上传用户：xauthu

• 用java实现浮点数加减乘除四则混合运算免费下载

  资源简介：用java实现浮点数加减乘除四则混合运算，矩阵加法，减法，与数乘，与数除，两个矩阵相乘，转置，逆阵，产生单位阵，操作数与变量的转换，操作数取反，栈的一些基本操作。

  标签： java 浮点数 减 运算

  上传时间： 2013-12-12

  上传用户：wendy15

• 浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计免费下载

  资源简介：浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计

  标签： VHDL 浮点 加法器 算法设计

  上传时间： 2014-01-13

  上传用户：z754970244

• 实现浮点数加免费下载

  资源简介：实现浮点数加，减，乘，除，求余，自加，自减等基本算术运算

  标签： 浮点数

  上传时间： 2016-02-14

  上传用户：lijinchuan

• Quartus2实现的四位进制并行加法器 用VHDL语言实现免费下载

  资源简介：Quartus2实现的四位进制并行加法器 用VHDL语言实现

  标签： Quartus2 VHDL 进制 并行

  上传时间： 2016-05-30

  上传用户：yzhl1988

• 用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器免费下载

  资源简介：用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器

  标签： VHDL BCD 加法器

  上传时间： 2016-07-12

  上传用户：英雄

• 利用verilog hdl编写的浮点加法器运算单元免费下载

  资源简介：利用verilog hdl编写的浮点加法器运算单元，单精度。

  标签： verilog hdl 编写 浮点

  上传时间： 2013-11-29

  上传用户：王庆才

• 这是用VHDL实现的8位加法器免费下载

  资源简介：这是用VHDL实现的8位加法器，对新手有点帮助。

  标签： VHDL 8位 加法器

  上传时间： 2014-01-05

  上传用户：1079836864

• 浮点数加减乘除免费下载

  资源简介：浮点数加减乘除，运算源代码,定义浮点数的加、减、乘、除和四舍五入等运算方法

  标签： 浮点数 减

  上传时间： 2017-09-14

  上传用户：ouyangtongze

• 用verilog编写的32位alu部件免费下载

  资源简介：用verilog编写的32位alu部件，用于CPU制作

  标签： verilog alu 编写 部件

  上传时间： 2013-11-30

  上传用户：aappkkee

• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述免费下载

  资源简介：数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n

  标签： VHDL 寄存器 数控振荡器 加法器

  上传时间： 2013-09-04

  上传用户：a471778

• X86汇编写的32位图形操作系统--MenuetOS 很有帮助的哦免费下载

  资源简介：X86汇编写的32位图形操作系统--MenuetOS 很有帮助的哦，　

  标签： MenuetOS X86 汇编 位图

  上传时间： 2013-12-22

  上传用户：123456wh

• 在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序免费下载

  资源简介：在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序

  标签： ADI DSP FIR 编写

  上传时间： 2014-01-17

  上传用户：refent

• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述免费下载

  资源简介：数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。

  标签： VHDL 寄存器 数控振荡器 加法器

  上传时间： 2014-08-31

  上传用户：yan2267246