16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

相 关 资 源

• 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！免费下载

  资源简介：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

  标签： VERILOG FIR HDL 滤波器

  上传时间： 2016-11-26

  上传用户：moshushi0009

• 本设计用VERILOG代码实现FIR滤波器！免费下载

  资源简介：本设计用VERILOG代码实现FIR滤波器！

  标签： VERILOG FIR 代码 滤波器

  上传时间： 2016-11-26

  上传用户：skhlm

• 本程序是在一位全加器的基础上设计一个16位的加法器,用VERILOG HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用VERILOG HDL语言描述.

  标签： VERILOG HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 减1计数器 一、设计要求 用VERILOG HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能免费下载

  资源简介：减1计数器 一、设计要求 用VERILOG HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲...

  标签： VERILOG 计数器 HDL 减

  上传时间： 2015-03-28

  上传用户：zycidjl

• 本文件提供了用VERILOG HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用VERILOG HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： VERILOG 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 是几个用VERILOG HDL语言编写的源代码（里面包括实现滤波器等）免费下载

  资源简介：是几个用VERILOG HDL语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！

  标签： VERILOG HDL 语言 编写

  上传时间： 2016-05-22

  上传用户：ouyangtongze

• 我们的课程设计,三层电梯控制器模拟程序.用VERILOG HDL语言编写免费下载

  资源简介：我们的课程设计,三层电梯控制器模拟程序.用VERILOG HDL语言编写

  标签： VERILOG HDL 三层电梯 控制器

  上传时间： 2016-10-31

  上传用户：xuanchangri

• RTL 异步数据传送模块 用VERILOG HDL 语言描述 输入为八比特数据免费下载

  资源简介：RTL 异步数据传送模块 用VERILOG HDL 语言描述 输入为八比特数据，执行操作后异步每比特输出。

  标签： VERILOG RTL HDL 数据传送

  上传时间： 2013-12-23

  上传用户：lht618

• 用VERILOG HDL语言编写的交通灯程序免费下载

  资源简介：这是一个用VERILOG HDL语言编写的交通灯程序。可以用Quartus II运行。

  标签： VERILOG HDL 语言 编写

  上传时间： 2013-08-19

  上传用户：alex wang

• 用VERILOG HDL 语言编写的播放梁祝的程序免费下载

  资源简介：用VERILOG HDL 语言编写的播放梁祝的程序

  标签： VERILOG HDL 语言 编写

  上传时间： 2015-05-24

  上传用户：zuozuo1215

• 用VERILOG HDL 语言写的在LCD液晶上显示文字的源程序免费下载

  资源简介：用VERILOG HDL 语言写的在LCD液晶上显示文字的源程序

  标签： VERILOG HDL LCD 语言

  上传时间： 2014-01-26

  上传用户：a3318966

• 一个用VERILOG写的串行传输到并行传输的程序免费下载

  资源简介：一个用VERILOG写的串行传输到并行传输的程序，在quaters下编的

  标签： VERILOG 串行传输 并行传输 程序

  上传时间： 2015-12-02

  上传用户：lacsx

• actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码免费下载

  资源简介：actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码

  标签： VERILOG A3P250 actel fpga

  上传时间： 2013-12-23

  上传用户：aa17807091

• 这是一个用VERILOG HDL语言编写的交通灯程序。可以用Quartus II运行。免费下载

  资源简介：这是一个用VERILOG HDL语言编写的交通灯程序。可以用Quartus II运行。

  标签： VERILOG Quartus HDL 语言

  上传时间： 2014-01-13

  上传用户：tonyshao

• 这是我用VERILOG HDL语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用VERILOG HDL语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： VERILOG booth HDL 家

  上传时间： 2013-11-29

  上传用户：jjj0202

• 用VERILOG HDL语言编写的家用空调温度控制器免费下载

  资源简介：用VERILOG HDL语言编写的家用空调温度控制器，可实现手动，自动控制两种模式，并可实现报警功能。

  标签： VERILOG HDL 语言 编写

  上传时间： 2013-12-24

  上传用户：894898248

• 用VERILOG HDL编写的0832源程序免费下载

  资源简介：用VERILOG HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vHDL源程序。

  标签： VERILOG 0832 HDL 编写

  上传时间： 2013-11-25

  上传用户：qiao8960

• 基于VERILOG HDL语言的FPGA源程序免费下载

  资源简介：本原码是基于VERILOG HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

  标签： VERILOG FPGA HDL 语言

  上传时间： 2013-09-01

  上传用户：1417818867

• 本原码是基于VERILOG HDL语言的FPGA原程序免费下载

  资源简介：本原码是基于VERILOG HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

  标签： VERILOG FPGA HDL 语言

  上传时间： 2015-08-04

  上传用户：15071087253

• DSP中巴特沃思滤波器的设计使用VERILOG编写.免费下载

  资源简介：DSP中巴特沃思滤波器的设计使用VERILOG编写.

  标签： VERILOG DSP 滤波器 编写

  上传时间： 2015-05-06

  上传用户：三人用菜

• FIR Filter Design（有限冲击响应滤波器设计）免费下载

  资源简介：FIR Filter Design（有限冲击响应滤波器设计），包括ideal bandpass filter impulse response、Modified Bessel function、Kaiser window parameters for spectral analysis等12种FIR设计matlab源代码

  标签： Design Filter FIR 响应滤波器

  上传时间： 2015-05-20

  上传用户：Miyuki

• 使用FPGA控制蜂鸣器的程序,用VERILOG HDL设计,可以是蜂鸣器发出各种不同的声音免费下载

  资源简介：使用FPGA控制蜂鸣器的程序,用VERILOG HDL设计,可以是蜂鸣器发出各种不同的声音

  标签： VERILOG FPGA HDL 蜂鸣器

  上传时间： 2013-12-21

  上传用户：wendy15

• 有实验结果,用MOSIN6编写的,是VERILOG HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver免费下载

  资源简介：有实验结果,用MOSIN6编写的,是VERILOG HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在VERILOG模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...

  标签： VERILOG MOSIN6 HDL Ver

  上传时间： 2016-11-19

  上传用户：mhp0114

• 精通VERILOG HDL语言编程源码之5--CIC积分梳状滤波器设计免费下载

  资源简介：精通VERILOG HDL语言编程源码之5--CIC积分梳状滤波器设计

  标签： VERILOG HDL CIC 语言编程

  上传时间： 2016-11-22

  上传用户：520

• 用VERILOG HDL实现I2C Master Controller 的设计免费下载

  资源简介：用VERILOG HDL实现I2C Master Controller 的设计，包括主程序设计和测试程序设计

  标签： Controller VERILOG Master HDL

  上传时间： 2014-01-04

  上传用户：tonyshao

• 用VERILOG HDL编写的秒表设计免费下载

  资源简介：用VERILOG HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

  标签： VERILOG HDL 编写 秒表设计

  上传时间： 2017-07-09

  上传用户：离殇

• 海尔布伦 访问状态机 设计 用FSM方式 VERILOG HDL 语言描述免费下载

  资源简介：海尔布伦 访问状态机 设计 用FSM方式 VERILOG HDL 语言描述

  标签： VERILOG FSM HDL 海尔

  上传时间： 2017-07-13

  上传用户：小码农lz

• 用VERILOG HDL实现状态机的设计免费下载

  资源简介：用VERILOG HDL实现状态机的设计

  标签： VERILOG HDL 状态

  上传时间： 2014-01-22

  上传用户：netwolf

• I2C总线串行数据接口的VERILOG 实现免费下载

  资源简介：本文介绍了I2C总线规范，并根据该规范对I2C进行模块化设计，用VERILOG HDL 语言对每个模块进行具体描述，并通过模块之间的调用，基本实现了I2C的主机从机的发送和接收功能。关

  标签： VERILOG I2C 总线 串行数据

  上传时间： 2013-04-24

  上传用户：kgylah

• 本代码用基于steve语言的breve软件编写的免费下载

  资源简介：本代码用基于steve语言的breve软件编写的，此软件是一种3D人工智能的环境模拟器，可以用来构建AGENT-BASED SYSTEM和模拟机器人行为。本代码实现功能如下：机器人服务模拟。自动取得饮料，递送给客人，客人喝完后，另一种清理机器人处理瓶子并运送垃圾堆。主要...

  标签： steve breve 代码 语言

  上传时间： 2015-12-09

  上传用户：qb1993225