verilog code,about oc8051
资源简介:verilog code,about oc8051
上传时间: 2014-01-16
上传用户:pompey
资源简介:the teacher resource code about the secority
上传时间: 2015-03-21
上传用户:anng
资源简介:完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
上传时间: 2014-01-20
上传用户:waizhang
资源简介:FIR FILTER verilog code
上传时间: 2013-12-17
上传用户:kristycreasy
资源简介:4-7segment led display verilog code. Implemented at Stratix EP1S25 DSP development board.
上传时间: 2014-01-12
上传用户:水中浮云
资源简介:This a code about the practice of super integar.
上传时间: 2013-12-12
上传用户:xaijhqx
资源简介:JTAG design verilog code.
上传时间: 2014-07-30
上传用户:wys0120
资源简介:為一個可處理多項式乘法的verilog code
上传时间: 2015-12-17
上传用户:wang5829
资源简介:opb_wb verilog code itis very good
上传时间: 2014-01-13
上传用户:x4587
资源简介:Read-only memory,verilog code
上传时间: 2013-12-18
上传用户:caixiaoxu26
资源简介:source code about voyager examples of message
上传时间: 2014-11-13
上传用户:1966640071
资源简介:A code about PWM music ecperiment used in ARM.
上传时间: 2013-12-31
上传用户:z754970244
资源简介:verilog code .descrip the risc cpu.download from opencores.org
上传时间: 2016-02-20
上传用户:frank1234
资源简介:verilog code which receive from uart RX and then output to lcd text display.
上传时间: 2016-03-07
上传用户:songrui
资源简介:I2C controller verilog code for altera fpga platform.
上传时间: 2016-03-07
上传用户:GHF
资源简介:DAC converter design with verilog code and testbench
上传时间: 2014-01-23
上传用户:yyyyyyyyyy
资源简介:這是一個DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸
上传时间: 2014-08-09
上传用户:xc216
资源简介:基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變
上传时间: 2014-01-14
上传用户:banyou
资源简介:8x8DCT verilog code 一次輸入8個點
上传时间: 2016-08-05
上传用户:风之骄子
资源简介:8x8 iDCT verilog code 一次輸入八個點
上传时间: 2016-08-05
上传用户:hakim
资源简介:to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image
上传时间: 2014-06-13
上传用户:bruce5996
资源简介:arm 7 verilog code used setup soc
上传时间: 2016-12-17
上传用户:qilin
资源简介:nios num clock verilog code
上传时间: 2014-12-06
上传用户:225588
资源简介:verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位
上传时间: 2017-01-07
上传用户:yyq123456789
资源简介:verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
上传时间: 2014-12-06
上传用户:ls530720646
资源简介:verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y
上传时间: 2014-01-04
上传用户:wxhwjf
资源简介:verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder
上传时间: 2014-11-27
上传用户:三人用菜
资源简介:This is the code about run length encoding
上传时间: 2017-03-14
上传用户:笨小孩
资源简介:verilog code for 8-bit signed integers....its working
上传时间: 2017-03-18
上传用户:zhichenglu
资源简介:it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.
上传时间: 2017-03-22
上传用户:洛木卓