verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder
标签： input Dividend Quotient verilog
上传时间： 2014-11-27
上传用户：三人用菜
