好用的浮点乘法器

相 关 资 源

• 好用的浮点乘法器免费下载

  资源简介：好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过

  标签： 浮点 乘法器

  上传时间： 2014-01-03

  上传用户：heart520beat

• 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： verilog booth hdl 家

  上传时间： 2013-11-29

  上传用户：jjj0202

• 新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方免费下载

  资源简介：新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方

  标签： csa 浮点 乘法器

  上传时间： 2016-12-27

  上传用户：wff

• 32位浮点乘法器的设计免费下载

  资源简介：32位浮点乘法器的设计，讲的挺好的，供参考啊

  标签： 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：manking0408

• ieee公布的标准8位浮点乘法器免费下载

  资源简介：ieee公布的标准8位浮点乘法器，可综合。采用标准算法。

  标签： ieee 8位 标准 乘法器

  上传时间： 2013-12-26

  上传用户：dave520l

• 高效结构的多输入浮点乘法器在FPGA上的实现免费下载

  资源简介：高效结构的多输入浮点乘法器在FPGA上的实现

  标签： FPGA 输入 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：sammi

• 一种用VHDL语言描述的浮点乘前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点乘前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2014-01-20

  上传用户：jennyzai

• 一个好用的角点检测程序免费下载

  资源简介：一个好用的角点检测程序，精度比较高 很好使

  标签： 角点检测 程序

  上传时间： 2014-10-12

  上传用户：iswlkje

• 32位高性能浮点乘法器芯片设计研究.pdf免费下载

  资源简介：32位高性能浮点乘法器芯片设计研究.pdf

  标签： 性能 乘法器 浮点

  上传时间： 2016-12-08

  上传用户：hjshhyy

• 一个32位元的浮点数乘法器免费下载

  资源简介：一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘

  标签： 浮点数 乘法器

  上传时间： 2013-12-26

  上传用户：yuanyuan123

• 利用verilog hdl编写的浮点加法器运算单元免费下载

  资源简介：利用verilog hdl编写的浮点加法器运算单元，单精度。

  标签： verilog hdl 编写 浮点

  上传时间： 2013-11-29

  上传用户：王庆才

• 介绍关于FPGA的浮点加法器运算单元设计免费下载

  资源简介：介绍关于FPGA的浮点加法器运算单元设计

  标签： FPGA 浮点 加法器 单元设计

  上传时间： 2014-01-24

  上传用户：kbnswdifs

• 基于VHDL语言的32位单精度的浮点加法器免费下载

  资源简介：基于VHDL语言的32位单精度的浮点加法器

  标签： VHDL 语言 精度 浮点

  上传时间： 2017-09-09

  上传用户：manking0408

• 基于FPGA浮点运算器的设计免费下载

  资源简介：在很多高精度计算场合需要采用浮点运算。过去用门电路进行各种运算通常为定点运算，但其计算精度有限。随着现场可编程门阵（FPGA）的迅速发展，可以采用FPGA实现浮点运算。 本文首先介绍定点数和浮点数的格式，完成基于FPGA的几种常用浮点运算器的VHDL设计，...

  标签： FPGA 浮点运算器

  上传时间： 2013-05-20

  上传用户：hechao3225

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-09

  上传用户：xjy441694216

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-13

  上传用户：yl1140vista

• verilog编写的32位浮点加法器免费下载

  资源简介：verilog编写的32位浮点加法器

  标签： verilog 编写 浮点 加法器

  上传时间： 2015-03-09

  上传用户：372825274

• 用vhdl语言设计CPU中的一部分：乘法器的设计免费下载

  资源简介：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文

  标签： vhdl CPU 语言 分

  上传时间： 2015-06-11

  上传用户：450976175

• 浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计免费下载

  资源简介：浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计

  标签： VHDL 浮点 加法器 算法设计

  上传时间： 2014-01-13

  上传用户：z754970244

• 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.免费下载

  资源简介：用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.

  标签： walsh asic core 乘法器

  上传时间： 2015-06-22

  上传用户：liuchee

• 点对点聊天工具,很好用的呀！有客户端和服务器端免费下载

  资源简介：点对点聊天工具,很好用的呀！有客户端和服务器端

  标签： 点对点 服务器

  上传时间： 2015-12-24

  上传用户：tonyshao

• 经典的浮点运算VHDL源代码,是FPGA开发和VHDL学习的好资料!免费下载

  资源简介：经典的浮点运算VHDL源代码,是FPGA开发和VHDL学习的好资料!

  标签： VHDL FPGA 浮点运算 源代码

  上传时间： 2016-01-02

  上传用户：lhw888

• 很好用的盗号工具,大家可以用一下,给点意见免费下载

  资源简介：很好用的盗号工具,大家可以用一下,给点意见

  标签： 家

  上传时间： 2014-11-27

  上传用户：恋天使569

• 还是同学录 功能较为的简单点 挺好用的免费下载

  资源简介：还是同学录 功能较为的简单点 挺好用的

  标签： 同学录

  上传时间： 2014-01-01

  上传用户：guanliya

• 用VHDL写的4*4乘法器免费下载

  资源简介：用VHDL写的4*4乘法器，学习VHDL语言的可以

  标签： VHDL 乘法器

  上传时间： 2014-11-24

  上传用户：JasonC

• 一种用VHDL语言描述的浮点前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2013-12-28

  上传用户：lijianyu172

• 一种用VHDL语言描述的浮点除前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点除前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2014-01-16

  上传用户：cmc_68289287

• 一种用VHDL语言描述的浮点平方根前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点平方根前规格化的源代码编程

  标签： VHDL 语言 浮点 平方根

  上传时间： 2014-01-22

  上传用户：hzy5825468

• 用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。免费下载

  资源简介：用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。

  标签： xilinx vhdl 乘法器 二进制

  上传时间： 2014-01-10

  上传用户：xiaoyunyun

• 用HDPLD实现的高速并行乘法器免费下载

  资源简介：用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数

  标签： HDPLD 高速并行 乘法器

  上传时间： 2017-05-16

  上传用户：rocwangdp