虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  • 资源大小：4 K
  • 上传时间： 2015-05-02
  • 上传用户：sy361
  • 资源积分：2 下载积分
  • 标      签： Verilog HDL 全加器 语言

资 源 简 介

用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1