用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

相 关 资 源

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• 指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.免费下载

  资源简介：指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.

  标签： Verilog HDL 指令 译码电路

  上传时间： 2015-05-02

  上传用户：h886166

• D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.免费下载

  资源简介：D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.

  标签： Verilog HDL D触发器 时序电路

  上传时间： 2014-06-23

  上传用户：ywqaxiwang

• 题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器免费下载

  资源简介：题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器的驱动 5． 掌握EPLD技术的层次化设计方法 二、实验要求：...

  标签： 十进制 计数器 设计方法 电子时钟

  上传时间： 2013-12-23

  上传用户：yyq123456789

• 实现一位加法器的设计免费下载

  资源简介：实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

  标签： 加法器

  上传时间： 2017-01-02

  上传用户：baiom

• C语言是一门非常有用高级语言,是您踏上计算机学习之路的必修课,几乎所有的计算机考试都要用到C语言,C语言以其强大的功能一直独领编程语言的先锋。C语言学习系统是一款C语言辅助学习软件免费下载

  资源简介：C语言是一门非常有用高级语言,是您踏上计算机学习之路的必修课,几乎所有的计算机考试都要用到C语言,C语言以其强大的功能一直独领编程语言的先锋。C语言学习系统是一款C语言辅助学习软件，其功能强大，界面友好，能让您在短时间内学懂，学通C语言。C语言学习系...

  标签： C语言 高级语言 计算机 编程语言

  上传时间： 2014-01-22

  上传用户：nanxia

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• 用vHDL语言设计CPU中的一部分：加法器的设计免费下载

  资源简介：用vHDL语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文

  标签： vHDL CPU 语言 分

  上传时间： 2015-06-11

  上传用户：xiaohuanhuan

• 二线制变送器的设计资料。用PTC和K型热电耦实现二线制变送器。免费下载

  资源简介：二线制变送器的设计资料。用PTC和K型热电耦实现二线制变送器。

  标签： PTC 二线制 变送器 设计资料

  上传时间： 2015-10-05

  上传用户：坏坏的华仔

• 本书讲述了一位自考生在考研究生的过程中,经历的种种困难,痛苦和挫折.免费下载

  资源简介：本书讲述了一位自考生在考研究生的过程中,经历的种种困难,痛苦和挫折.

  标签： 研究生 过程

  上传时间： 2015-10-12

  上传用户：kbnswdifs

• 介绍一种基于单片机控制的多功能直流稳压电源的设计方案。该电源简单易用 ,精度高、成 本低 ,可以用作信号发生器 ,产生输出正弦波、方波、三角波、锯齿波等多种波形信号 通过软件升级很容 易实现功能扩免费下载

  资源简介：介绍一种基于单片机控制的多功能直流稳压电源的设计方案。该电源简单易用 ,精度高、成 本低 ,可以用作信号发生器 ,产生输出正弦波、方波、三角波、锯齿波等多种波形信号 通过软件升级很容 易实现功能扩展。

  标签： 单片机控制 信号发生器 三角波 信号

  上传时间： 2015-10-14

  上传用户：franktu

• 1． 本程序演示在国际象棋中马在8×8的棋盘中的任一个方格,按马走棋规则进行移动,每个方格只进入一次,走遍盘上全部64个方格,将求得的路线用数字表示在一个8×8的方阵中,并输出这个方阵免费下载

  资源简介：1． 本程序演示在国际象棋中马在8×8的棋盘中的任一个方格,按马走棋规则进行移动,每个方格只进入一次,走遍盘上全部64个方格,将求得的路线用数字表示在一个8×8的方阵中,并输出这个方阵

  标签： 程序 国际 移动 数字表

  上传时间： 2013-12-21

  上传用户：小码农lz

• VHD设计实例8位加法器的设计分频电路数字秒表的设计免费下载

  资源简介：VHD设计实例8位加法器的设计分频电路数字秒表的设计

  标签： VHD 8位 设计实例 加法器

  上传时间： 2014-08-10

  上传用户：yyq123456789

• 一款运行在linux上的象棋游戏。用GTK/GNOME环境下用GLADE开发。免费下载

  资源简介：一款运行在linux上的象棋游戏。用GTK/GNOME环境下用GLADE开发。

  标签： linux GNOME GLADE GTK

  上传时间： 2015-11-25

  上传用户：从此走出阴霾

• 该文档是QUICKLOGIC的一篇关于用FPGA实现DDS的设计指导。免费下载

  资源简介：该文档是QUICKLOGIC的一篇关于用FPGA实现DDS的设计指导。

  标签： QUICKLOGIC FPGA DDS 文档

  上传时间： 2013-12-20

  上传用户：123啊

• 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A免费下载

  资源简介：除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则...

  标签： 除法器 除法 符号

  上传时间： 2014-11-23

  上传用户：皇族传媒

• 1 8位加法器的设计 2 分频电路 3 数字秒表的设计免费下载

  资源简介：1 8位加法器的设计 2 分频电路 3 数字秒表的设计

  标签： 8位 加法器 分频电路 数字秒表

  上传时间： 2014-01-02

  上传用户：hn891122

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈

• 这是一种描述加法器的VHDL描述。已经试用过。免费下载

  资源简介：这是一种描述加法器的VHDL描述。已经试用过。

  标签： VHDL 加法器

  上传时间： 2017-04-07

  上传用户：徐孺

• 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A免费下载

  资源简介：除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则...

  标签： 除法器 除法 符号

  上传时间： 2017-07-20

  上传用户：redmoons

• 18b20四位小数温度显示,18b20四位小数温度显示免费下载

  资源简介：18b20四位小数温度显示,18b20四位小数温度显示

  标签： 18b20 温度显示 18 20

  上传时间： 2013-12-15

  上传用户：zgu489

• 位加法器的Verilog程序与4×4 乘法器的Verilog描述！！！免费下载

  资源简介：位加法器的Verilog程序与4×4 乘法器的Verilog描述！！！

  标签： Verilog 加法器 乘法器 程序

  上传时间： 2013-12-21

  上传用户：ruixue198909

• ARM指令集仿真器的设计与实现.pdf免费下载

  资源简介：指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿...

  标签： ARM 指令集 仿真器

  上传时间： 2013-08-02

  上传用户：宋桃子

• 应用vHDL语言进行加法器的设计免费下载

  资源简介：应用vHDL语言进行加法器的设计，比较器的设计，随着vHDL语言的应用越来越广泛，其重要性也更加明确。希望对大家有所帮助。

  标签： vHDL 语言 加法器

  上传时间： 2015-11-11

  上传用户：gut1234567

• 一:需求分析 1. 问题描述 魔王总是使用自己的一种非常精练而抽象的语言讲话,没人能听懂,但他的语言是可逐步解释成人能听懂的语言,因为他的语言是由以下两种形式的规则由人的语言逐步抽象上去的: -免费下载

  资源简介：一:需求分析 1. 问题描述 魔王总是使用自己的一种非常精练而抽象的语言讲话,没人能听懂,但他的语言是可逐步解释成人能听懂的语言,因为他的语言是由以下两种形式的规则由人的语言逐步抽象上去的: --------------------------------------------------------...

  标签： 语言 抽象 分

  上传时间： 2014-12-02

  上传用户：jkhjkh1982

• 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程免费下载

  资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA

  标签： VHDL 分频 整数 系数

  上传时间： 2015-11-27

  上传用户：tyler

• 在LON网程序设计中使用Neuron C语言。Neuron C是一种基于ANSIC且带有网络通信和高级硬件设备接口扩展语句的高级语言。它增加了对I/O、事件处理、消息传递和分散数据目标的支持免费下载

  资源简介：在LON网程序设计中使用Neuron C语言。Neuron C是一种基于ANSIC且带有网络通信和高级硬件设备接口扩展语句的高级语言。它增加了对I/O、事件处理、消息传递和分散数据目标的支持， 扩充了包括软定时器、网络变量、显示消息、一个多任务调度程序以及其它各具特点...

  标签： Neuron ANSIC LON C语言

  上传时间： 2013-12-20

  上传用户：dragonhaixm

• 设计模式--可复用面向对象软件的基础 本书设计实例从面向对象的设计中精选出23个设计模式免费下载

  资源简介：设计模式--可复用面向对象软件的基础 本书设计实例从面向对象的设计中精选出23个设计模式，总结了面向对象设计中最有价值的经验，并且用简洁可复用的形式表达出来。本书分类描述了一组设计良好，表达清楚的软件设计模式，这些模式在实用环境下有特别有用。

  标签： 设计模式 可复用 对象软件 设计实例

  上传时间： 2016-08-05

  上传用户：lanwei

• 《设计模式可复用面向对象软件的基础》本书设计实例从面向对象的设计中精选出23个设计模式免费下载

  资源简介：《设计模式可复用面向对象软件的基础》本书设计实例从面向对象的设计中精选出23个设计模式，总结了面向对象设计中最有价值的经验，并且用简洁可复用的形式表达出来。本书分类描述了一组设计良好，表达清楚的软件设计模式，这些模式在实用环境下有特别有用。

  标签： 设计模式 可复用 对象软件 设计实例

  上传时间： 2014-11-29

  上传用户：guanliya