4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
资源简介:4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
上传时间: 2014-12-07
上传用户:pompey
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器...
上传时间: 2015-04-11
上传用户:tianyi223
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述
上传时间: 2014-01-23
上传用户:xymbian
资源简介:最高优先级编码器,是特别好的东西,好不容易才弄到的.
上传时间: 2014-11-16
上传用户:helmos
资源简介:最高优先级编码器和直流电机控制器,供初学者学习使用,方便快捷,有很强的参考价值
上传时间: 2013-12-19
上传用户:黄华强
资源简介:最高优先级编码器yyyyyyyyyyyyyyyyyyyyyyyyyyyyyyyyy
上传时间: 2017-07-15
上传用户:wendy15
资源简介:是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除
上传时间: 2014-01-21
上传用户:star_in_rain
资源简介:veilog实现的状态机乘法器.可以参考
上传时间: 2013-12-31
上传用户:yulg
资源简介:简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、...
上传时间: 2016-03-20
上传用户:qq521
资源简介:实现最优二叉树的构造;在此基础上完成哈夫曼编码器与译码器。 假设报文中只会出现如下表所示的字符: 字符 A B C D E F G H I J K L M N 频度 186 64 13 22 32 103 21 15 47 57 1 5 32 20 57 字符 O P Q R S T U V W X Y Z , . 频度 63 15 1 48 5...
上传时间: 2014-11-23
上传用户:shanml
资源简介:C语言实现的基于AVR 8位单片机的TWI通讯! 通过中断服务程序中的状态机,与TWI硬件状态机相配合,实现快速准确的数据交换!
上传时间: 2016-11-13
上传用户:lz4v4
资源简介:基于verilog HDL的状态机8位流水灯.适合感兴趣的人学习参考
上传时间: 2022-04-23
上传用户:trh505
资源简介:全加器,有半加器和或门组成.元件例化语句.
上传时间: 2013-12-27
上传用户:13188549192
资源简介:血凝仪检测系统,硬件电路部分由正弦波产生模块、前级放大与滤波模块、检测线圈、锁相环同步检波模块、后级平滑滤波与放大模块、AD转换器、线圈驱动模块、单片机模块等部分组成。
上传时间: 2017-02-27
上传用户:txfyddz
资源简介:计数器 锁存器 12位寄存器 带load,clr等功能的寄存器 双向脚(clocked bidirectional pin) 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量(Test Bench)举例: 加法器源程序 相应加法器的测试...
上传时间: 2014-01-16
上传用户:bjgaofei
资源简介:此代码用于实现基2的SRT除法器设计,可以实现400MHz以上的32位定点无符号数除法器(除数、被除数和余数均由16位整数和16位小数组成,商由32位整数和16位小数构成,包括源代码和测试文件,可以直接仿真。
上传时间: 2013-12-10
上传用户:playboys0
资源简介:数字系统设计这是有关的相关源代码,有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for ...
上传时间: 2014-01-07
上传用户:924484786
资源简介:LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下,结合连续相位MSK调制,满足归一化信噪比SNR=2dB时,系统误码率低于10-4。...
上传时间: 2013-08-02
上传用户:林鱼2016
资源简介:为了实现对位移测量的需求,提出了一种基于增量式光电编码器的位移传感器的设计方案,并完成系统的软硬件设计。传感器硬件部分主要包括增量式光电编码器、信号的传输处理和测量结果的显示。软件部分采用汇编语言设计,实时解算测量结果并驱动显示屏显示。实际...
上传时间: 2014-12-29
上传用户:13686209316
资源简介:产品型号:VK3604/VK3604A 产品品牌:VINKA/永嘉微电/永嘉微 封装形式:SOP16/TSSOP16 产品年份:新年份 联 系 人:许先生 深圳市永嘉微电科技有限公司,原厂直销,原装现货更有优势!工程服务,技术支持,让您的生产高枕无忧!QT178 量大...
上传时间: 2021-12-25
上传用户:2937735731
资源简介:在马达控制类应用中,正交编码器可以反馈马达的转子位置及转速信号.TM32F10x系列MCU集成了正交编码器接口,增量编码器可与MCU直接连接而无需外部接口电路。该应用笔记详细介绍了STM32F1Ox与正交编码器的接口,并附有相应的例程,使用户可以很快地掌握其使用方...
上传时间: 2022-06-18
上传用户:zhanglei193
资源简介:可用的4位乘法器,用VHDL在FPGA中实现
上传时间: 2013-12-27
上传用户:xhz1993
资源简介:MAXPLUS2 自己编写的VHDL 4位除法器
上传时间: 2015-10-23
上传用户:努力努力再努力
资源简介:本压缩包里含有一4位乘法器及PDF书记一本,其中PDF书记钟含有百例各种VHDL实例
上传时间: 2016-08-19
上传用户:515414293
资源简介:用vhdl语言实现4位乘法器,已被测试过,可参考使用
上传时间: 2017-07-09
上传用户:洛木卓
资源简介:大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间: 2013-12-23
上传用户:qiaoyue
资源简介:由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
上传时间: 2013-12-24
上传用户:bjgaofei
资源简介:除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则...
上传时间: 2014-11-23
上传用户:皇族传媒
资源简介:除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则...
上传时间: 2017-07-20
上传用户:redmoons
资源简介:四位除法器的VHDL源程序
上传时间: 2015-03-02
上传用户:yuanyuan123