本程序用VHDL语言实现二输入或门的逻辑功能，程序简单明了，可供初学VHDL语言者参考。
上传时间： 2016-01-09
上传用户：极客
全加器,有半加器和或门组成.元件例化语句.
上传时间： 2013-12-27
上传用户：13188549192
两输入异或门 两输入异或门
上传时间： 2014-01-12
上传用户：star_in_rain
半加器 或门 1位二进制全加器顶层设计描述
上传时间： 2014-01-03
上传用户：cursor
MEGA48与异或门驱动LCD+红外控制原理图 eagle编译
上传时间： 2014-01-19
上传用户：ardager
（一）、用若干个“与非”门组成“或”门电路。 （二）、用若干个“与非”门组成“异或”门电路。
上传时间： 2013-12-22
上传用户：royzhangsz
现场可编辑逻辑门阵列语言编写的或门程序，可实现或门的所有功能
上传时间： 2017-07-15
上传用户：change0329
verilog 或门程序 初学者必备。。。。。。。。。。。。
上传时间： 2013-12-21
上传用户：evil
文档为集成电路异或门设计总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
标签： 集成电路
上传时间： 2022-07-24
上传用户：kingwide
7400 2输入端四与非门 7401 集电极开路2输入端四与非门 7402 2输入端四或非门 7403 集电极开路2输入端四与非门 7404 六反相器 7405 集电极开路六反相器 7406 集电极开路六反相高压驱动器 7407 集电极开路六正相高压驱动器 7408 2输入端四与门 7409 集电极开路2输入端四与门 7410 3输入端3与非门 74107 带清除主从双J-K触发器 74109 带预置清除正触发双J-K触发器 7411 3输入端3与门 74112 带预置清除负触发双J-K触发器 7412 开路输出3输入端三与非门 74121 单稳态多谐振荡器 74122 可再触发单稳态多谐振荡器 74123 双可再触发单稳态多谐振荡器 74125 三态输出高有效四总线缓冲门 74126 三态输出低有效四总线缓冲门 7413 4输入端双与非施密特触发器 74132 2输入端四与非施密特触发器 74133 13输入端与非门 74136 四异或门 74138 3-8线译码器/复工器 74139 双2-4线译码器/复工器 7414 六反相施密特触发器 74145 BCD—十进制译码/驱动器 7415 开路输出3输入端三与门 74150 16选1数据选择/多路开关 74151 8选1数据选择器 74153 双4选1数据选择器 74154 4线—16线译码器
上传时间： 2014-01-10
上传用户：jackgao
