跨时钟设计经典资料,包括程序及相关解读,此资料包含英文和中文资料,设计跨时钟时首选哦
资源简介:跨时钟设计经典资料,包括程序及相关解读,此资料包含英文和中文资料,设计跨时钟时首选哦
上传时间: 2015-05-28
上传用户:molei01
资源简介:大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
上传时间: 2013-08-14
上传用户:zhichenglu
资源简介:FPGA异步时钟设计中的同步策略,需要
上传时间: 2013-08-23
上传用户:540750247
资源简介:大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
上传时间: 2013-09-04
上传用户:妄想演绎师
资源简介:旋转时钟设计
上传时间: 2014-01-16
上传用户:chengxin
资源简介:89c51单片机的可调时的电子时钟设计
上传时间: 2013-11-21
上传用户:trepb001
资源简介:基于51单片机的倍压整流时钟设计
上传时间: 2013-11-09
上传用户:非衣2016
资源简介:基于EPM7128S数字时钟设计原理图
上传时间: 2014-01-06
上传用户:yuzsu
资源简介:基于单片机的1602电子时钟设计
上传时间: 2014-12-26
上传用户:crazyer
资源简介:为了适应下一代通信系统的需求,需要对无线网络资源进行科学的整体管理,提出了跨层设计这种新的系统优化方法。文中通过对各类跨层设计的分析、对跨层优化步骤的阐述和对跨层优化实现方法的描述,打破传统分层设计中"层"的界限,对物理层、数据链路层和应用层...
上传时间: 2014-12-30
上传用户:hjshhyy
资源简介:本程序为调用系统时钟设计的一个汇编语言写的时钟程序
上传时间: 2013-12-28
上传用户:
资源简介:一种基于新型时钟芯片的时钟设计方法.时间稳定准确.
上传时间: 2015-03-11
上传用户:daoxiang126
资源简介:大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
上传时间: 2015-04-14
上传用户:wyc199288
资源简介:DSP问答 100 问 一、时钟和电源 问:DSP 的电源设计和时钟设计应该特别注意哪些方面?外接晶振选用有源的好还是无源 的好? 答:时钟一般使用晶体,电源可用 TI 的配套电源。外接晶振用无源的好。 问:TMS320LF2407 的A/D 转换精度保证措施。 答:...
上传时间: 2015-08-08
上传用户:tzl1975
资源简介:vhdl数字时钟设计 目的,原理仿真 源程序
上传时间: 2013-12-30
上传用户:极客
资源简介:这是一本关于跨层设计英文书籍,很有价值.
上传时间: 2015-09-23
上传用户:qweqweqwe
资源简介:基于AT89C2051单片机时钟设计程序,汇编语言。
上传时间: 2014-01-08
上传用户:米卡
资源简介:vhdl经典源代码——时钟设计,入门者必须掌握
上传时间: 2015-11-18
上传用户:225588
资源简介:FPGA时钟设计程序代码,可调整时间,六位显示。
上传时间: 2015-12-23
上传用户:稀世之宝039
资源简介:基于80C51DE 电子时钟设计的硬件原理图及C语言程序源代码。
上传时间: 2014-11-23
上传用户:wlcaption
资源简介:大型设计中FPGA的多时钟设计策略,使用atmel
上传时间: 2016-02-03
上传用户:851197153
资源简介:S3C2410 -- ARM嵌入式系统---RTC时钟设计
上传时间: 2016-02-07
上传用户:xcy122677
资源简介:功能更加完善的基于vhdl的数字时钟设计 有秒表,时钟,时期,闹钟的功能和整点报时,时间调整,日期调整,闹钟的设定 、、、、、、、 秒表有开始,暂停,清零等功能,且只有在暂停的情况下才能清零。
上传时间: 2013-12-19
上传用户:aysyzxzm
资源简介:一款多用电子时钟设计源程序 本源程序系`一款多用电子钟芯片 源程序,可有3开3关定时,且有受双限触发的定时口 该程序硬件系采用PIC16C55芯片LP振荡方式外接32768Hz晶振
上传时间: 2016-03-17
上传用户:Amygdala
资源简介:FPGA异步时钟设计中的同步策略,需要
上传时间: 2014-01-12
上传用户:lizhizheng88
资源简介:多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能.
上传时间: 2016-05-17
上传用户:cccole0605
资源简介:这是关于电子时钟设计的源程序,笨源程序使用了C语言编程。
上传时间: 2016-07-03
上传用户:cc1
资源简介:单片机时钟设计,定时器T0、T1溢出周期为50MS,T0为秒计数用, T1为调整时闪烁用, P3.7为调整按钮,P1口 为字符输出口,采用共阳显示管。
上传时间: 2016-07-21
上传用户:change0329
资源简介:硬件中断时钟设计 利用PC系列微机现有的硬件和软件资源,编写程序,使在显示器屏幕上显示XX(时):XX(分):XX(秒),并且每秒钟更新一次显示。 输入一个回车开始计时。
上传时间: 2016-08-30
上传用户:邶刖
资源简介:FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用
上传时间: 2014-01-07
上传用户:jichenxi0730