verilog编写基于fpga的鉴相器模块
上传时间： 2013-08-19
上传用户：18752787361
分析了调幅信号和载波信号之间的相位差与调制信号的极性的对应关系,得出了相敏检波电路输出电压的极性与调制信号的极性有对应关系的结论。为了验证相敏检波电路的这一特性,给出3 个电路方案,分别选用理想元件和实际元件,采用Multisim 对其进行仿真实验,直观形象地演示了相敏检波电路的鉴相特性,是传统的实际操作实验所不可比拟的。关键词:相敏检波;鉴相特性;Multisim;电路仿真 Abstract : The corresponding relation between modulation signal polarity and difference phases of amplitudemodulated signal and the carrier signal ,the polarity of phase2sensitive detecting circuit output voltage and the polarity of modulation signal are correspondent . In order to verify this characteristic ,three elect ric circuit s plans are produced ,idea element s and actual element s are selected respectively. Using Multisim to carry on a simulation experiment ,and then demonst rating the phase detecting characteristic of the phase sensitive circuit vividly and directly. Which is t raditional practical experience cannot be com pared.Keywords :phase sensitive detection ;phase2detecting characteristic ;Multisim;circuit simulation
上传时间： 2013-11-23
上传用户：guanhuihong
摘要! 就如何使用单片机对旋转增量编码器鉴相进行了研究! 给出了常用的鉴相算法以及识 别"毛刺#的方法!并通过在!AVR单片机上编程验证了所给出的鉴相方法$ 更多编码器知识请访问http://www.elecfans.com/zhuanti/20111111242149.html
上传时间： 2013-11-16
上传用户：wojiaohs
编码器倍频、鉴相电路在FPGA中的实现
上传时间： 2013-11-08
上传用户：38553903210
编码器倍频、鉴相电路在FPGA中的实现
上传时间： 2013-10-27
上传用户：royzhangsz
数字边沿鉴相器 verilog源程序
上传时间： 2014-12-07
上传用户：爺的气质
用数值计算方法研究三阶锁相环的非线性性能及其改善途径.建立具有正弦鉴相特性的三阶锁相 环的动态非线性微分方程 ,通过编制数值解程序 ,求出不同条件下的相轨迹和时间响应图 ,分析了电路参数和初 始条件对三阶锁相环非线性性能的影响 ,并提出改善非线性性能的途径.
上传时间： 2014-01-08
上传用户：banyou
实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试
上传时间： 2013-11-25
上传用户：jiahao131
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
verilog编写基于fpga的鉴相器模块
上传时间： 2016-08-09
上传用户：jackgao
