EDA程序： 将spice网表转化为用于计算电路各种参数所需要的相应稀疏矩阵。
上传时间： 2013-11-25
上传用户：songnanhua
计算电路中晶体管的关键参数。 界面友好，功能实用。
上传时间： 2017-07-19
上传用户：waizhang
PSPICE软件具有强大的电路图绘制功能、电路模拟仿真功能、图形后处理功能和元器件符号制作功能，以图形方式输入，自动进行电路检查，生成图表，模拟和计算电路.
上传时间： 2017-04-30
上传用户：1079836864
一个C++builder 编写的牛顿杰弗逊算法 用来计算非线性的一些东西，我当时是用于计算电路上的参数
上传时间： 2017-08-13
上传用户：kbnswdifs
基尔霍夫定理 电阻电路等效变换 线性电阻的分析方法 电路定理 电容电感原件 一阶电路 二阶电路 向量法基础 正旋电路的分析 电路频率响应 偶尔电感和理想变压器 二端口网络 非线性电阻电路 网络方程的矩阵形式 使用MATLAB计算电路
上传时间： 2016-01-06
上传用户：ampt32
入研究有源滤波器各种理论的基础上，综合比较各个部分的设计 方法，对一台有源电力滤波器各部分电路进行了设计，并对有源电力滤波器补 偿电流成份的计算电路使用MATLAB工具软件进行了模拟。
上传时间： 2013-06-27
上传用户：ziyu_job1234
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
振荡电路计算程序振荡电路计算程序振荡电路计算程序
上传时间： 2013-04-24
上传用户：gengxiaochao
本示例从简单的BUCK电路入手，详细说明了如何进行电源环路的计算和补偿，并通过saber仿真验证环路补偿的合理性。
上传时间： 2013-10-17
上传用户：shen954166632
太阳能光伏电站并网逆变器主电路设计与计算
上传时间： 2014-12-24
上传用户：vmznxbc
