图1所示电路采用digiPOT+系列数字电位计AD5292、双通道运算放大器ADA4091-2和基准电压源ADR512，提供一种低成本、高电压、单极性DAC。该电路提供10位分辨率，输出电压范围为0 V至30 V，能够提供最高±20 mA的输出电流。AD5292可以通过SPI兼容型串行接口编程。
上传时间： 2013-11-23
上传用户：yuhaihua_tony
关于用数字电位计实现自动增益控制的资料，详细介绍了自动增益控制和小信号放大方法。
上传时间： 2017-09-10
上传用户：colinal
基于单片机的数字频率计的设计
上传时间： 2013-06-16
上传用户：eeworm
专辑类-单片机专辑-258册-4.20G 基于单片机的数字频率计的设计-68页-0.7M.pdf
上传时间： 2013-07-09
上传用户：nbdedu
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
本文结合工程需要详细论述了一种数字相位计的实现方法，该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先，从相位测量的原理出发，分析了传统相位计的缺点，给出了一种高可靠性的相位检测实用算法，其算法核心是对采集信号进行FFT变换，通过频谱分析，实现对参考信号和测量信号初相位的检测，并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中，利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度；内置双端口RAM、旋转因子ROM使数据存储的速度得到提高；采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。仿真结果表明，基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要，其运算64点数据仅需27.5us，最大误差在1％之内。
上传时间： 2013-06-04
上传用户：lgnf
本文结合工程需要详细论述了一种数字相位计的实现方法，该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先，从相位测量的原理出发，分析了传统相位计的缺点，给出了一种高可靠性的相位检测实用算法，其算法核心是对采集信号进行FFT变换，通过频谱分析，实现对参考信号和测量信号初相位的检测，并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中，利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度；内置双端口RAM、旋转因子ROM使数据存储的速度得到提高；采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。仿真结果表明，基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要，其运算64点数据仅需27.5us，最大误差在1％之内。
上传时间： 2013-05-16
上传用户：lgs12321
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-04-24
上传用户：qqoqoqo
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途，其测试结果由3 只七段数码
上传时间： 2013-05-22
上传用户：qb1993225
