Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
本设计的整体思路是：以XILINX FPGA作为控制中心，通过提取热释电红外传感器感应到的人体红外线信息，并利用温度传感器DS18B20检测环境温度并直接输出数字温度信号给FPGA 进行处理，在LED数码管上显示当前环境温度值以及预设温度值。通过独立键盘输入预设温度值，其中预设温度值只能为整数形式，检测到的当前环境温度可精确 到小数点后一位。同时采用PWM脉宽调制方式来改变直流风扇电机的转速。并通过两个按键改变预设温度值，一个提高预设温度，另一个降低预设温度值。系统结 构框图如下：
上传时间： 2013-11-12
上传用户：cjf0304
1．设计（论文）的主要任务及目标 （1） 研究SOPC理论如何应用于以太网终端设计； （2） 研究如何使用EDK软件和IP核搭建整个设计硬件结构； （3） 在开发板上实现以太网终端设计，验证整个结论。 2．设计（论文）的基本要求和内容 （1） 符合以太网设计的基本概念和原理； （2） 能准确运用EDK软件在嵌入式系统设计中的优势； （3） 选取合适的对象，并构造合理的以太网模型。 图 Xilinx的SOPC设计流程
上传时间： 2013-12-20
上传用户：qwer0574
之前也一直在做关于Xilinx FPGA各个方面的文章，但是总体而言就显得有些杂，总希望能有人能整理一下便于查阅;另外针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以想了想，最终还是决定自己动手整合一下。一方面给自己梳理梳理相关知识架构，另一方面的话，跟大家分享分享，希望对大家有所帮助，当然更加希望Xilinx? FPGA工程师/爱好者能跟我们一起来探讨学习!《成为Xilinx FPGA设计专家》这本电子书，计划分为3大部分：基础篇、提升篇、高级篇。 当然这里讲的就是《成为Xilinx FPGA设计专家》(基础篇)。本电子书主要论述了等相关内容。本电子书旨在解决工程师日常设计中所需的基础知识，希望这本电子书可以对各位Xilinx? FPGA工程师/爱好者有所帮助。
上传时间： 2013-10-22
上传用户：huql11633
《基于Xilinx FPGA的OFDM通信系统基带设计》附带的代码
上传时间： 2013-12-21
上传用户：王庆才
在高速数字电路飞速发展的今天，信号的频率不断提高, 信号完整性设计在P C B设计中显得日益重要。其中由于传输线效应所引起的信号反射问题是信号完整性的一个重要方面。本文研究分析了高速PCB 设计中的反射问题的产生原因，并利用HyperLynx 软件进行了仿真，最后提出了相应的解决方法。
上传时间： 2013-12-18
上传用户：lht618
为了满足超声波探伤检测的实时性需求，通过研究超声波探伤的工作原理，提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计，并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出，基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性，满足了探伤过程中B超显示的实时性要求。
上传时间： 2013-10-23
上传用户：731140412
ZBT SRAM控制器参考设计,xilinx提供VHDL代码 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.
上传时间： 2013-10-25
上传用户：peterli123456
USB接口控制器参考设计,xilinx提供VHDL代码 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
上传时间： 2013-10-29
上传用户：zhouchang199
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上传时间： 2013-11-02
上传用户：18862121743
