三个输出的神经元网络拟合如下函数（前面上传的文件搞错了）。 y1=x1ln(x2) + x2ln(x3)；y2=x3ln(x4) + x4ln(x5)；y3=x5ln(x6) + x6ln(x1)
上传时间： 2015-05-11
上传用户：270189020
单输出的神经元网络拟合有噪声干扰的函数：y=x1/(1+x1) + x2/(1+x2) + x3/(1+x3) + x4/(1+x4)
上传时间： 2014-01-10
上传用户：xieguodong1234
CPU MPC8270 SDRAM K4S561632 x4(128Mbyte) BOOT FLASH AM29LV640(8MByte) Nand FLASH 兼容三星的K9F系列的FLASH CPU JTAG口 核心板集成 串口 3个 SMC1、SMC2、SCC1 （SMC1扩展板和核心板都有输出接口） 以太网口 3个 FCC1、FCC2、FCC3 可编程发光二极管 6个 可编程发光数码二极管 1个 系统外部中断输入 4个 外部系统复位输入 1个 外部实时时钟 系统掉电，时钟不丢失 核心板电源 单一5V电源 开发系统电源 外部5V/3A输入或者ATX电源 （注意：这两个电源不能同时插入使用） BOOTLOADER U-BOOT 操作系统 Linux 2.4.18 开发工具 全套的设计开发工具，包括开发主机的操作系统安装盘 驱动软件 提供所有接口的驱动程序源代码 核心板尺寸 123mm X 86mm 扩展板尺寸 178mm X 134mm
标签： FLASH K4S561632 8MByte SDRAM
上传时间： 2013-12-29
上传用户：王者A
CRC校验实用程序 CRC-16码: G(x)=X16+X15+X2+1 CRC-32码: G(x)=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+x4+X2+X1+X+1
上传时间： 2014-01-08
上传用户：bjgaofei
用51汇编编写的CRC-4校验程序,生成多项式g(x) = x4 + x + 1, 非常适合数据量不大的场合.
上传时间： 2016-10-29
上传用户：569342831
基于S2gx芯片的NIOS下的x4模式PCI-Express模块
标签： PCI-Express S2gx NIOS 芯片
上传时间： 2017-02-09
上传用户：qiao8960
最佳适用机型(其它机型也可)：明基A500, P30,S670C,P50,A520,M315,S700,Qube,S660C,S668C,S680C,U700,x4,A6
上传时间： 2014-01-14
上传用户：lht618
PCIE x4转4路千兆网intel_i350 e2prom+spiflash 4光口4电口配置文件，用于I350网卡硬件开发：i350_at25256_NET.bini350_at25256_SFP.bini350_m25p40_NET.bini350_m25p40_SFP.bin
标签： pcie
上传时间： 2021-11-26
上传用户：
包含PCIex1,x4,x8,x16的原理图库符号，已经规范设计。
标签： pcie
上传时间： 2021-12-08
上传用户：
PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG联合成立的Arapahoe Work Group共同草拟并推举成取代PCI总线标准的下一代标准。PCI Express利用串行的连接特点能轻松将数据传输速度提到一个很高的频率，达到远远超出PCI总线的传输速率。一个PCI Express连接可以被配置成x1，x2，x4，x8，x12，x16和x32的数据带宽。x1的通道能实现单向312.5 MB／s（2.5 Gb／s）的传输速率。Xilinx公司的Virtex5系列FPGA芯片内嵌PCI-ExpressEndpoint Block硬核，为实现单片可配置PCI-Express总线解决方案提供了可能。 本文在研究PCI-Express接口协议和PCI-Express Endpoint Block硬核的基础上，使用Virtex5LXT50 FPGA芯片设计PCI Express接口硬件电路，实现PCI-Express数据传输
上传时间： 2013-12-27
上传用户：wtrl
