实现卡洛图的自动化简功能，最大字符为4个，即对于一个4 x4的数，将其中可以合并的1化简，得出最简和最优的结果，与手工化简结果一致
标签： 自动化
上传时间： 2013-12-20
上传用户：lvzhr
设f(x)=1+x+x2+x5+x27，试分别写出实现下列移位寄存器的程序： 以f(x)为联接多项式的DSR； 以f(x)为联接多项式的LFSR。 可供选择的联接多项式： f1(x)=1+x+x4+x6+x30； f2(x)=1+ x3+ x31； f3(x)=1+ x6+ x31； f4(x)=1+ x7+ x31； f5(x)=1+ x13+ x31；
标签： 27
上传时间： 2015-07-13
上传用户：xiaodu1124
（1）利用多项式拟合的两个模块程序求解下题： 给出 x、y的观测值列表如下： x 0 1 2 3 4 5 y 2.08 7.68 13.8 27.1 40.8 61.2 试利用二次多项式y=a0+a1x+a2x2进行曲线拟合。 （1）多项式拟合方法：假设我们收集到两个相关变量x、y的n对观测值列表： x x0 x1 x2 x3 x4 x5 y y0 y1 y2 y3 y4 y5 我们希望用m+1个基函数w0(x),w1(x),…,wm(x)的一个线形组合 y=a0w0(x)+a1w1(x)+…+amwm(x) 来近似的表达x、y间的函数关系，我们把几对测量值分别代入上式中，就可以得到一个线形方程组： a0w0(x0)+a1w1(x0)+…+amwm(x0)=y0 a0w0(x1)+a1w1(x1)+…+amwm(x1)=y1 … … a0w0(xn)+a1w1(xn)+…+amwm(xn)=yn 只需要求出该线形方程组的最小二乘解，就能得到所构造的的多项式的系数，从而解决问题。
上传时间： 2016-02-07
上传用户：爺的气质
KX_DVP3F型FPGA应用板/开发板（全套）包括： CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。 RS232串行接口；VGA视频口 高速SRAM 512KB。可用于语音处理，NiosII运行等。 配置Flash EPCS2， 10万次烧写周期 。 isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧 写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz 工作时钟； 2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）； 液晶显示屏（20字x4行）； 工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。 配套示例程序、资料、编程软件光盘等。 4x4键盘，4普通按键，8可锁按键，8发光管 BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序
标签： FPGA CycloneII KX_DVP 61592
上传时间： 2014-01-08
上传用户：aa17807091
先用C-均值聚类算法程序，并用下列数据进行聚类分析。在确认编程正确后，采用蔡云龙书的附录B中表1的Iris数据进行聚类。然后使用近邻法的快速算法找出待分样本X（设X样本的4个分量x1=x2=x3=x4=6；子集数l=3）的最近邻节点和3-近邻节点及X与它们之间的距离。
上传时间： 2014-01-23
上传用户：frank1234
1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ....................................................................................................... 22.1 DDR4 SDRAM Row for x4,X8 and X16 ................................................................................................................22.2 DDR4 SDRAM Ball Pitch........................................................................................................................................22.3 DDR4 SDRAM Columns for x4,X8 and X16 ..........................................................................................................22.4 DDR4 SDRAM x4/8 Ballout using MO-207......................................................................................................... 22.5 DDR4 SDRAM X16 Ballout using MO-207.............................................................................................................32.6 Pinout Description ..................................................................................................................................................52.7 DDR4 SDRAM Addressing.....................................................................................................................................73. Functional Description ...............................................................................................................................................83.1 Simplified State Diagram ....................................................................................................................................83.2 Basic Functionality..................................................................................................................................................93.3 RESET and Initialization Procedure .....................................................................................................................103.3.1 Power-up Initialization Sequence .............................................................................................................103.3.2 Reset Initialization with Stable Power ......................................................................................................113.4 Register Definition ................................................................................................................................................123.4.1 Programming the mode registers .............................................................................................................123.5 Mode Register ......................................................................................................................................................134. DDR4 SDRAM Command Description and Operation ............................................................................................. 244.1 Command Truth Table ..........................................................................................................................................244.2 CKE Truth Table ...................................................................................................................................................254.3 Burst Length, Type and Order ..............................................................................................................................264.3.1 BL8 Burst order with CRC Enabled .........................................................................................................264.4 DLL-off Mode & DLL on/off Switching procedure ................................................................................................274.4.1 DLL on/off switching procedure ...............................................................................................................274.4.2 DLL “on” to DLL “off” Procedure ..............................................................................................................274.4.3 DLL “off” to DLL “on” Procedure ..............................................................................................................284.5 DLL-off Mode........................................................................................................................................................294.6 Input Clock Frequency Change ............................................................................................................................304.7 Write Leveling.......................................................................................................................................................314.7.1 DRAM setting for write leveling & DRAM termination function in that mode ............................................324.7.2 Procedure Description .............................................................................................................................334.7.3 Write Leveling Mode Exit .........................................................................................................................34
标签： DDR4
上传时间： 2022-01-09
上传用户：
PCB电路如微带电路有较为显著的介质和辐射损耗，而传统金属波导虽然损耗低、信号干扰小，但其结构很难做到小型化和集成。因此这两种结构不适用于要求低功耗且空间尺寸受限的移动终端。采用基片集成波导（SIW）可同时降低损耗和增加可集成性，其兼备了金属波导和平面电路的优良属性，是未来5G毫米波终端应用场景最佳的选项之一。本文的主要内容包括：对SIw、波柬扫描阵、缝隙天线阵和Butler知阵多波束馈电网络等基本原理进行了简要的回顾。此四方面的知识是本文所有设计的理论支撑。系统梳理了siw.缝隙天线阵的设计步骤和Butler矩阵馈电网络的分析方法。提出了将4 x4 Butler矩阵多波束馈电网络用于木来5G终端天线的设计以实现多波束宽角度高增益信号覆盖、本文选择采用了多被束方案，并结合了sG移动终端设计了适用于5G终端的4x4 Buter矩阵多波束馈电网络和缝隙天线阵，加工测试表明多波束方案基本可满足未来5G终端天线的要求。在传统4x4 Butler的基础上，提出和设计了一款改进型的4x4 SIW Butler矩阵。从理论上验证了方案的可行性且推导了各个器件须满足的条件。新设计的Butler矩阵其核心是将移相器归入到3dB定向耦合器的设计中。仿真和测试结果表明，改进型的4x4 SIW Butler矩阵不仅拥有更好的输出幅相平坦度还具有比传统4x4 SIW Butler矩阵更高的设计灵活性。设计了一款3x3 SIw Butler矩阵。首先给出了该款矩阵的设计思路来源，然后从原理上验证了此矩阵设计的可行性和详细地推导出了3x3 Butler短阵的结构和器件参数。仿真和结果表明，该型Butler矩阵比4×4 SIW Butler矩阵尺寸更小、结构更简单，但具有和4×4 SIW Buter矩阵相当的增益值和波束覆盖范围。
上传时间： 2022-06-20
上传用户：
