基于HT45R37的低功耗C/R-F型八位OTP单片机 HT45R37 是一款低功耗C/R-F 型具有8 位高性能精简指令集的单片机。作为一款C/R-F 型的单片机，它可以连接16 个外部电容/电阻式传感器，并把它们的电容值或电阻值转换成相应的频率进行处理。此外，单片机带有内部A/D 转换器，能够直接与模拟信号相连接，且它还集成了双通道的脉冲宽度调节器，用于控制外部的马达和LED 灯等。
上传时间： 2013-11-23
上传用户：chenlong
HT45R35VC/R-F型八位OTP单片机 HT45R35V 是一款C/R-F 型具有8 位高性能精简指令集的单片机，专门为需要VFD 功能的产品而设计。 秉承HOLTEK MCU 一般特性，该单片机带有暂停和唤醒功能，振荡器选项等等，这些都保证使用者的应用只需极少的外部元器件便可实现。这款单片机专门为直接与VFD 面板相连的VFD 应用而设计。集成C/R-F 功能，外加功耗低、性能良好、I/O 使用灵活、成本低等优势，使这款单片机可以广泛应用于VFD 相关产品中，例如家电定时产品，各种消费产品，子系统控制器，其他家电应用等方面。
上传时间： 2013-11-07
上传用户：semi1981
linux 中断和设备驱动 本章介绍L i n u x内核是如何维护它支持的文件系统中的文件的，我们先介绍 V F S ( Vi r t u a lFile System，虚拟文件系统)，再解释一下L i n u x内核的真实文件系统是如何得到支持的。L i n u x的一个最重要特点就是它支持许多不同的文件系统。这使 L i n u x非常灵活，能够与许多其他的操作系统共存。在写这本书的时候， L i n u x共支持1 5种文件系统： e x t、 e x t 2、x i a、 m i n i x、 u m s d o s、 msdos 、v f a t、 p r o c、 s m b、 n c p、 i s o 9 6 6 0、 s y s v、 h p f s、 a ffs 和u f s。无疑随着时间的推移，L i n u x支持的文件系统数还会增加。
上传时间： 2013-11-13
上传用户：zxh122
SPMC75F2413A在三相交流感应电机的开环V/F控制的应用:系统输入电源电压为AC110V/AC220V，经全波整流后供系统使用。系统使用Sunplus公司的SPMC75F2413A产生AC三相异步电机的VVVF控制所需的SPWM信号,并完成系统控制。使用三菱公司的智能功率模块PS21865实现电机的功率驱动。在AC220V输入时，系统最大能驱动1.5KW的负载。系统的变频区间为2Hz~200Hz。
上传时间： 2013-11-06
上传用户：924484786
离散傅里叶变换,(DFT)Direct Fouriet Transformer(PPT课件) 一、序列分类对一个序列长度未加以任何限制，则一个序列可分为： 无限长序列：n=-∞~∞或n=0~∞或n=-∞~ 0 有限长序列：0≤n≤N-1有限长序列在数字信号处理是很重要的一种序列。由于计算机容量的限制，只能对过程进行逐段分析。二、DFT引入由于有限长序列，引入DFT(离散付里叶变换)。DFT它是反映了“有限长”这一特点的一种有用工具。DFT变换除了作为有限长序列的一种付里叶表示，在理论上重要之外，而且由于存在着计算机DFT的有效快速算法--FFT,因而使离散付里叶变换(DFT)得以实现，它使DFT在各种数字信号处理的算法中起着核心的作用。三、本章主要讨论 离散付里叶变换的推导离散付里叶变换的有关性质离散付里叶变换逼近连续时间信号的问题第二节 付里叶变换的几种形式傅 里 叶 变 换 ： 建 立 以 时 间 t 为 自 变 量 的 “ 信 号 ” 与 以 频 率 f为 自 变 量 的 “ 频 率 函 数 ”(频谱) 之 间 的 某 种 变 换 关 系 . 所 以 “ 时 间 ” 或 “ 频 率 ” 取 连 续 还 是 离 散 值 , 就 形 成 各 种 不 同 形 式 的 傅 里 叶 变 换 对 。, 在 深 入 讨 论 离 散 傅 里 叶 变 换 D F T 之 前 , 先 概 述 四种 不 同 形式 的 傅 里 叶 变 换 对 . 一、四种不同傅里叶变换对傅 里 叶 级 数(FS)：连 续 时 间 , 离 散 频 率 的 傅 里 叶 变 换 。连 续 傅 里 叶 变 换(FT)：连 续 时 间 , 连 续 频 率 的 傅 里 叶 变 换 。序 列 的 傅 里 叶 变 换(DTFT):离 散 时 间 , 连 续 频 率 的 傅 里 叶 变 换.离 散 傅 里 叶 变 换(DFT):离 散 时 间 , 离 散 频 率 的 傅 里 叶 变 换1.傅 里 叶 级 数(FS)周期连续时间信号 非周期离散频谱密度函数。 周期为Tp的周期性连续时间函数 x(t) 可展成傅里叶级数X(jkΩ0) ,是离散非周期性频谱 , 表 示为:例子通过以下 变 换 对 可 以 看 出 时 域 的 连 续 函 数 造 成 频 域 是 非 周 期 的 频 谱 函 数 , 而 频 域 的 离 散 频 谱 就 与 时 域 的 周 期 时 间 函 数 对 应 . (频域采样，时域周期延 拓)2.连 续 傅 里 叶 变 换(FT)非周期连续时间信号通过连续付里叶变换(FT)得到非周期连续频谱密度函数。
上传时间： 2013-11-19
上传用户：fujiura
微处理器及微型计算机的发展概况 第一代微处理器是以Intel公司1971年推出的4004，4040为代表的四位微处理机。 第二代微处理机（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微处理机 第三代微机是以16位机为代表，基本上是在第二代微机的基础上发展起来的。其中Intel公司的8088。8086是在8085的基础发展起来的；M68000是Motorola公司在M6800 的基础发展起来的； 第四代微处理机 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU为代表， 第五代微处理机的发展更加迅猛，1993年3月被命名为PENTIUM的微处理机面世，98年PENTIUM 2又被推向市场。 INTEL CPU 发展历史Intel第一块CPU 4004,4位主理器,主频108kHz,运算速度0.06MIPs(Million Instructions Per Second, 每秒百万条指令),集成晶体管2,300个,10微米制造工艺,最大寻址内存640 bytes,生产曰期1971年11月. 8085,8位主理器,主频5M,运算速度0.37MIPs,集成晶体管6,500个,3微米制造工艺,最大寻址内存64KB,生产曰期1976年 8086,16位主理器,主频4.77/8/10MHZ,运算速度0.75MIPs,集成晶体管29,000个,3微米制造工艺,最大寻址内存1MB,生产曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主频25/33/50/66/75/100MHZ,总线频率33/50/66MHZ,运算速度20~60MIPs,集成晶体管1.2M个,1微米制造工艺,168针PGA,最大寻址内存4GB,缓存8/16/32/64KB,生产曰期1989年4月 Celeron一代, 主频266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 总线频率66MHz,0.25微米制造工艺,生产曰期1998年4月) Pentium 4 (478针),至今分为三种核心:Willamette核心(主频1.5G起,FSB400MHZ,0.18微米制造工艺),Northwood核心(主频1.6G~3.0G,FSB533MHZ,0.13微米制造工艺, 二级缓存512K),Prescott核心(主频2.8G起,FSB800MHZ,0.09微米制造工艺,1M二级缓存,13条全新指令集SSE3),生产曰期2001年7月. 更大的缓存、更高的频率、 超级流水线、分支预测、乱序执行超线程技术 微型计算机组成结构单片机简介单片机即单片机微型计算机，是将计算机主机(CPU、 内存和I/O接口)集成在一小块硅片上的微型机。 三、计算机编程语言的发展概况 机器语言 机器语言就是0，1码语言，是计算机唯一能理解并直接执行的语言。汇编语言 用一些助记符号代替用0，1码描述的某种机器的指令系统，汇编语言就是在此基础上完善起来的。高级语言 BASIC，PASCAL，C语言等等。用高级语言编写的程序称源程序，它们必须通过编译或解释，连接等步骤才能被计算机处理。 面向对象语言 C++，Java等编程语言是面向对象的语言。 1.3 微型计算机中信息的表示及运算基础（一） 十进制ND有十个数码：0～9，逢十进一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加权展开式以10称为基数，各位系数为0～9，10i为权。 一般表达式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二进制NB两个数码：0、1, 逢二进一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加权展开式以2为基数，各位系数为0、1， 2i为权。 一般表达式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六进制NH十六个数码0～9、A～F，逢十六进一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展开式以十六为基数，各位系数为0～9，A～F，16i为权。 一般表达式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同进位计数制之间的转换 （二）二进制与十六进制数之间的转换 24=16 ，四位二进制数对应一位十六进制数。举例：（三）十进制数转换成二、十六进制数整数、小数分别转换 1.整数转换法“除基取余”：十进制整数不断除以转换进制基数，直至商为0。每除一次取一个余数，从低位排向高位。举例： 2. 小数转换法“乘基取整”：用转换进制的基数乘以小数部分，直至小数为0或达到转换精度要求的位数。每乘一次取一次整数，从最高位排到最低位。举例： 三、带符号数的表示方法 机器数：机器中数的表示形式。真值： 机器数所代表的实际数值。举例:一个8位机器数与它的真值对应关系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 机器数：[X1]机= 01010100 [X2]机= 11010100(二)原码、反码、补码最高位为符号位，0表示 “+”，1表示“－”。 数值位与真值数值位相同。 例 8位原码机器数： 真值： x1 = +1010100B x2 =－ 1010100B 机器数： [x1]原 = 01010100 [x2]原 = 11010100原码表示简单直观,但0的表示不唯一，加减运算复杂。 正数的反码与原码表示相同。 负数反码符号位为 1，数值位为原码数值各位取反。 例 8位反码机器数： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、补码（Two’s Complement）正数的补码表示与原码相同。 负数补码等于2n－abs（x）8位机器数表示的真值四、 二进制编码例：求十进制数876的BCD码 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符编码 美国标准信息交换码ASCII码，用于计算 机与计算机、计算机与外设之间传递信息。 3、汉字编码 “国家标准信息交换用汉字编码”（GB2312-80标准），简称国标码。 用两个七位二进制数编码表示一个汉字 例如“巧”字的代码是39H、41H汉字内码例如“巧”字的代码是0B9H、0C1H1·4 运算基础 一、二进制数的运算加法规则：“逢2进1” 减法规则：“借1当2” 乘法规则：“逢0出0，全1出1”二、二—十进制数的加、减运算 BCD数的运算规则 循十进制数的运算规则“逢10进1”。但计算机在进行这种运算时会出现潜在的错误。为了解决BCD数的运算问题，采取调整运算结果的措施：即“加六修正”和“减六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……调整 1 0 1 0 1 0 1 1 1 进位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……调整 0 0 0 1 1 0 0 1 三、 带符号二进制数的运算 1.5 几个重要的数字逻辑电路编码器译码器计数器微机自动工作的条件程序指令顺序存放自动跟踪指令执行1.6 微机基本结构微机结构各部分组成连接方式1、以CPU为中心的双总线结构；2、以内存为中心的双总线结构；3、单总线结构CPU结构管脚特点 1、多功能；2、分时复用内部结构 1、控制; 2、运算; 3、寄存器; 4、地址程序计数器堆栈定义 1、定义；2、管理；3、堆栈形式
上传时间： 2013-10-17
上传用户：erkuizhang
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-14
上传用户：fdmpy
特点 精确度0.25%滿刻度 ±1位數 输入配线系统可任意选择 CT比可任意设定 具有异常电流值与异常次数记录保留功能 电流过高或过低检测可任意设定 报警继电器复归方式可任意設定 尺寸小,穩定性高 2.主要規格 辅助电源: AC110V&220V ±20%(50 or 60Hz) AC220V&440V ±20%(50 or 60Hz)(optional) 精确度: 0.25% F.S. ±1 digit 输入负载: <0.2VA (Current) 最大过载能力 : Current related input: 2 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1 sec. 输入电流范围: AC0-5A (10-1000Hz) CT ratio : 1-2000 adjustable 启动延迟动作时间: 0-99.9 second adjustable 继电器延迟动作时间: 0-99.9 second adjustable 继电器复归方式: Manual (N) / latch(L) can be modified 继电器磁滞范围: 0-999 digit adjustable 继电器动作方向: HI /LO/GO/HL can be modified 继电器容量: AC 250V-5A, DC 30V-7A 过载显示: "doFL" 温度系数: 50ppm/℃ (0-50℃) 显示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 14.22mm(.276")(NO) 参数设定方式: Touch switches 记忆型式 : Non-volatile E2PROM memory 绝缘耐压能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用环境条件 : 0-50℃(20 to 90% RH non-condensed) 存放环境条件: 0-70℃(20 to 90% RH non-condensed) CE认证: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上传时间： 2013-10-14
上传用户：wanghui2438
特点 精确度0.1%满刻度 ±1位数 显示范围-19999-99999可任意规划 可直接量测直流电流/直流电压,无需另接辅助电源 尺寸小(24x48x50mm),稳定性高 分离式端子,配线容易 CE 认证 2.主要規格 辅助电源: None 精确度: 0.1% F.S. ±1 digit(1-100%F.S.) 输入抗阻 : >100Mohm(<2V range) >2Mohm(<2Vrange) < 0.25VA(current ranges) < 1000Vrms(>54V ranges) 最大过载能力: < 150Vrms(<54V ranges)
上传时间： 2013-10-08
上传用户：tiantwo
