虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

warnIng

  • Index NAME 总览 (SYNOPSIS) 警告 (warnIng) 描述 (DESCRIPTION) 选项 (OPTIONS) 总体选项 (Overall Option

    Index NAME 总览 (SYNOPSIS) 警告 (warnIng) 描述 (DESCRIPTION) 选项 (OPTIONS) 总体选项 (Overall Option) 语言选项 (LANGUAGE OPTIONS) 预处理器选项 (Preprocessor Option) 汇编器选项 (ASSEMBLER OPTION) 连接器选项 (LINKER OPTION) 目录选项 (DIRECTORY OPTION) 警告选项 (warnIng OPTION) 调试选项 (DEBUGGING OPTION) 优化选项 (OPTIMIZATION OPTION) 目标机选项 (TARGET OPTION) 机器相关选项 (MACHINE DEPENDENT OPTION) 代码生成选项 (CODE GENERATION OPTION) PRAGMAS 文件 (FILE) 另见 (SEE ALSO) BUGS 版权 (COPYING) 作者 (AUTHORS) [中文版维护人] [中文版最新更新] 《中国Linux论坛man手册页翻译计划》 NAME gcc,g++-GNU 工程的 C和 C++编译器(egcs-1.1.2

    标签: DESCRIPTION SYNOPSIS OPTIONS Overall

    上传时间: 2014-01-03

    上传用户:evil

  • A simple chaine list example in java warnIng: Descriptions and varables may ne hard to understand a

    A simple chaine list example in java warnIng: Descriptions and varables may ne hard to understand as they are in romanian

    标签: Descriptions understand varables warnIng

    上传时间: 2013-12-11

    上传用户:咔乐坞

  • PCB设计问题集锦

    PCB设计问题集锦 问:PCB图中各种字符往往容易叠加在一起,或者相距很近,当板子布得很密时,情况更加严重。当我用Verify Design进行检查时,会产生错误,但这种错误可以忽略。往往这种错误很多,有几百个,将其他更重要的错误淹没了,如何使Verify Design会略掉这种错误,或者在众多的错误中快速找到重要的错误。    答:可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问: What’s mean of below warnIng:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答:这是有关制造方面的一个检查,您没有相关设定,所以可以不检查。 问: 怎样导出jop文件?答:应该是JOB文件吧?低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件,方法如下STEP:FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件,再保存为JOB文件。 问: 怎样导入reu文件?答:在ECO与Design 工具盒中都可以进行,分别打开ECO与Design 工具盒,点击右边第2个图标就可以。 问: 为什么我在pad stacks中再设一个via:1(如附件)和默认的standardvi(如附件)在布线时V选择1,怎么布线时按add via不能添加进去这是怎么回事,因为有时要使用两种不同的过孔。答:PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件,如电源类只能用Standard VIA等等,这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问:为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答:首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问:我用ctrl+c复制线时怎设置原点进行复制,ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答: 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问:用(图4)进行修改线时拉起时怎总是往左边拉起(图5),不知有什么办法可以轻易想拉起左就左,右就右。答: 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问: 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起,而你教程里都会好好的(图8)答:这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问: 尊敬的老师:您好!这个图已经画好了,但我只对(如图1)一种的完全间距进行检查,怎么错误就那么多,不知怎么改进。请老师指点。这个图在附件中请老师帮看一下,如果还有什么问题请指出来,本人在改进。谢!!!!!答:请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问: U101元件已建好,但元件框的拐角处不知是否正确,请帮忙CHECK 答:元件框等可以通过修改编辑来完成。问: U102和U103元件没建完全,在自动建元件参数中有几个不明白:如:SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值,还有这两个元件SILK怎么自动设置,以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答:Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。

    标签: PCB 设计问题 集锦

    上传时间: 2013-10-07

    上传用户:comer1123

  • keil编译错误分析

    一、 main.c(35): warnIng: #128-D: loop is not reachable from preceding code 原因,前面有一个while(1){ …….} 二、 main.c(54): warnIng: #1-D: last line of file ends without a newline 少了一个回车在}之后  

    标签: keil 编译 错误

    上传时间: 2014-12-26

    上传用户:sjb555

  • 基于AT89C2051的温度监控系统的设计

    采用单片机AT89C2051实现温度测量与控制,键盘和显示电路实现温度的设定、修改、清零以及当前温度值的显示,并对温度超过上下限进行报警。阐述了该系统设计的硬件和软件设计。 Abstract:  The system of temperature measuring and controling is realized based on AT89C2051.The keyboard and display circuit is designed,which can be used for setting and modifying temperature value,resetting and displaying the present temperature value.At the same time the warnIng circuit is also designed in the system,which can deal with the alarm when temperature exceeds the upper limit and the lower limit.The hardware and software design of the system are explained.

    标签: C2051 2051 89C AT

    上传时间: 2013-11-18

    上传用户:leehom61

  • S7-300 and M7-300 Programmable

    Safety GuidelinesThis manual contains notices which you should observe to ensure your own personal safety, as well as toprotect the product and connected equipment. These notices are highlighted in the manual by a warnIngtriangle and are marked as follows according to the level of danger:

    标签: Programmable 300 and

    上传时间: 2013-12-12

    上传用户:fandeshun

  • 基于DSP与FPGA的多视频通道的切换控制

    为了扩大监控范围,提高资源利用率,降低系统成本,提出了一种多通道视频切换的解决方案。首先从视频信号分离出行场信号,然后根据行场信号由DSP和FPGA产生控制信号,控制多路视频通道之间的切换,从而实现让一个视频处理器同时监控不同场景。实验结果表明,该方案可以在视频监控告警系统中稳定、可靠地实现视频通道的切换。 Abstract:  To expand the scope of monitoring, improve resource utilization, reduce system cost, a multiple video channels signal switching method is pointed out in this paper. First, horizontal sync signal and field sync signal from the video signal are separated, then control signal according to the sync signal by DSP and FPGA is generated to control the switching between multiple video channels. Thus, it achieves to make a video processor to monitor different place. Experimental results show that the method can realize video channel switching reliably, and is applied in the video monitoring warnIng system successfully.

    标签: FPGA DSP 视频通道 切换控制

    上传时间: 2013-11-09

    上传用户:不懂夜的黑

  • Quartus+II+调试Error和warnIng及解决办法

    quartus

    标签: Quartus warnIng Error II

    上传时间: 2013-11-20

    上传用户:1406054127

  • Quartus+II+调试Error和warnIng及解决办法

    quartus

    标签: Quartus warnIng Error II

    上传时间: 2014-01-13

    上传用户:123456wh

  • PCB设计问题集锦

    PCB设计问题集锦 问:PCB图中各种字符往往容易叠加在一起,或者相距很近,当板子布得很密时,情况更加严重。当我用Verify Design进行检查时,会产生错误,但这种错误可以忽略。往往这种错误很多,有几百个,将其他更重要的错误淹没了,如何使Verify Design会略掉这种错误,或者在众多的错误中快速找到重要的错误。    答:可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问: What’s mean of below warnIng:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答:这是有关制造方面的一个检查,您没有相关设定,所以可以不检查。 问: 怎样导出jop文件?答:应该是JOB文件吧?低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件,方法如下STEP:FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件,再保存为JOB文件。 问: 怎样导入reu文件?答:在ECO与Design 工具盒中都可以进行,分别打开ECO与Design 工具盒,点击右边第2个图标就可以。 问: 为什么我在pad stacks中再设一个via:1(如附件)和默认的standardvi(如附件)在布线时V选择1,怎么布线时按add via不能添加进去这是怎么回事,因为有时要使用两种不同的过孔。答:PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件,如电源类只能用Standard VIA等等,这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问:为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答:首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问:我用ctrl+c复制线时怎设置原点进行复制,ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答: 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问:用(图4)进行修改线时拉起时怎总是往左边拉起(图5),不知有什么办法可以轻易想拉起左就左,右就右。答: 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问: 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起,而你教程里都会好好的(图8)答:这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问: 尊敬的老师:您好!这个图已经画好了,但我只对(如图1)一种的完全间距进行检查,怎么错误就那么多,不知怎么改进。请老师指点。这个图在附件中请老师帮看一下,如果还有什么问题请指出来,本人在改进。谢!!!!!答:请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问: U101元件已建好,但元件框的拐角处不知是否正确,请帮忙CHECK 答:元件框等可以通过修改编辑来完成。问: U102和U103元件没建完全,在自动建元件参数中有几个不明白:如:SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值,还有这两个元件SILK怎么自动设置,以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答:Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。

    标签: PCB 设计问题 集锦

    上传时间: 2014-01-03

    上传用户:Divine