这是一款相当不错的VHDL和Verilog转换软件，希望对大家有所帮助。
上传时间： 2013-05-28
上传用户：www240697738
这是一款相当不错的VHDL和Verilog转换软件。希望对大家有所帮助。
上传时间： 2013-06-10
上传用户：aig85
生物医学信号是源于一个生物系统的一类信号，像心音、脑电、生物序列和基因以及神经活动等，这些信号通常含有与生物系统生理和结构状态相关的信息，它们对这些系统状态的研究和诊断具有很大的价值。信号拾取、采集和处理的正确与否直接影响到生物医学研究的准确性，如何有效地从强噪声背景中提取有用的生物医学信号是信号处理技术的重要问题。 设计自适应滤波器对带有工频干扰的生物医学信号进行滤波，从而消除工频干扰，获得最佳的滤波效果是本研究要解决的问题。生物医学信号具有信号弱、噪声强、频率范围较低、随机性强等特点。由于心电(electrocardiogram，ECG)信号的确定性、稳定性、规则性都比其他生物信号高，便于准确评估和检测滤波效果，本研究采用ECG信号作为原始的模板信号。 本研究将新的电子芯片技术与现代信号处理技术相结合，从过去单一的软件算法研究，转向软件与硬件结合，从而提高自适应速度和精度，而且可以使系统的开发周期缩短、成本降低、容易升级和变更。 采用现场可编程逻辑器件(Field Programmable Gate Array，FPGA)作为新的ECG快速提取算法的硬件载体，加快信号处理的速度。为了将ECG快速提取算法转换为常用的适合于FPGA芯片的定点数算法，研究中详细分析了定点数的量化效应对自适应噪声消除器的影响，以及对浮点数算法和定点数算法的复合自适应滤波器的各种参数的选择，如步长因子和字长选择。研究中以定点数算法中的步长因子和字长选择，作为FPGA设计的基础，利用串并结合的硬件结构实现自适应滤波器，并得到了预期的效果，准确提取改善后的ECG信号。 研究中，在MATLAB(Matrix Laboratry)软件的环境下模拟，选取带有50Hz工频干扰的不同信噪比的ECG原始信号，在浮点数情况下，原始信号通过采用最小均方LMS(LeastMean Squares)算法的浮点数自适应滤波器后，根据信噪比的改善和收敛速度，确定不同的最佳μ值，并在定点数情况下，在最佳μ值的情况下，原始信号通过采用LMs算法的定点数自适应滤波器后，根据信噪比的改善效果和采用硬件的经济性，确定最佳的定点数。并了解LMS算法中步长因子、定点数字长值对信号信噪比、收敛速度和硬件经济性的影响。从而得出针对含有工频干扰的不同信噪比的原始ECG，应该采用什么样的μ值和什么样的定点数才能对原始ECG的改善和以后的硬件实现取得最佳的效果，并根据所得到的数据和结果，在FPGA上实现自适应滤波器，使自适应滤波器能对带有工频干扰的ECG原始信号有最佳的滤波效果。
上传时间： 2013-04-24
上传用户：gzming
· 摘要： 随着数字技术的发展,数字滤波器的功能越来越受到人们的注意和广泛应用,它有精度高、灵活性大等突出特点.FIR数字滤波具有稳定性高,严格的线性相位,能用FFT算法实现等特点.通过FPGA实现FIR数字滤波具有实时性高、处理速度快、精度高的特点.文章先通过MatIab DSP Builder设计出FIR滤波器模型,然后利用Simulink进行模型仿真.再用ModelSim
上传时间： 2013-07-14
上传用户：wuyuying
·VHDL硬件描述语言与数字逻辑电路设计
上传时间： 2013-04-24
上传用户：李彦东
· 摘要： 基于Matlab与DSP的语音信号FIR滤波,以TMS320VC5402为核心,在DES5402PP-U实验系统平台上实现.调试过程中,使用并口电缆将DES5402PP-U与PC机连接,并配置PC机并口使用0x0378端口.系统的CCS软件在XDS510仿真器和调试器配合下工作.FIR滤波软件采用汇编语言,程序主要流程是:硬件资源的初始化;在主程序中进行死循环;等待
上传时间： 2013-06-05
上传用户：stvnash
·心电信号数字滤波的MATLAB仿真
上传时间： 2013-04-24
上传用户：sammi
·改进的中值滤波算法在图像处理中的应用
上传时间： 2013-04-24
上传用户：Raymond
目 录 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节 与硬件开发相关的流程文件介绍 11 §3.3.1 项目立项流程： 11 §3.3.2 项目实施管理流程： 12 §3.3.3 软件开发流程： 12 §3.3.4 系统测试工作流程： 12 §3.3.5 中试接口流程 12 §3.3.6 内部验收流程 13 第三章 硬件EMC设计规范 13 第一节 CAD辅助设计 14 第二节 可编程器件的使用 19 §3.2.1 FPGA产品性能和技术参数 19 §3.2.2 FPGA的开发工具的使用： 22 §3.2.3 EPLD产品性能和技术参数 23 §3.2.4 MAX + PLUS II开发工具 26 §3.2.5 VHDL语音 33 第三节 常用的接口及总线设计 42 §3.3.1 接口标准： 42 §3.3.2 串口设计： 43 §3.3.3 并口设计及总线设计： 44 §3.3.4 RS－232接口总线 44 §3.3.5 RS－422和RS－423标准接口联接方法 45 §3.3.6 RS－485标准接口与联接方法 45 §3.3.7 20mA电流环路串行接口与联接方法 47 第四节 单板硬件设计指南 48 §3.4.1 电源滤波： 48 §3.4.2 带电插拔座： 48 §3.4.3 上下拉电阻： 49 §3.4.4 ID的标准电路 49 §3.4.5 高速时钟线设计 50 §3.4.6 接口驱动及支持芯片 51 §3.4.7 复位电路 51 §3.4.8 Watchdog电路 52 §3.4.9 单板调试端口设计及常用仪器 53 第五节 逻辑电平设计与转换 54 §3.5.1 TTL、ECL、PECL、CMOS标准 54 §3.5.2 TTL、ECL、MOS互连与电平转换 66 第六节 母板设计指南 67 §3.6.1 公司常用母板简介 67 §3.6.2 高速传线理论与设计 70 §3.6.3 总线阻抗匹配、总线驱动与端接 76 §3.6.4 布线策略与电磁干扰 79 第七节 单板软件开发 81 §3.7.1 常用CPU介绍 81 §3.7.2 开发环境 82 §3.7.3 单板软件调试 82 §3.7.4 编程规范 82 第八节 硬件整体设计 88 §3.8.1 接地设计 88 §3.8.2 电源设计 91 第九节 时钟、同步与时钟分配 95 §3.9.1 时钟信号的作用 95 §3.9.2 时钟原理、性能指标、测试 102 第十节 DSP技术 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特点与应用 109 §3.10.3 TMS320 C54X DSP硬件结构 110 §3.10.4 TMS320C54X的软件编程 114 第四章 常用通信协议及标准 120 第一节 国际标准化组织 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二节 硬件开发常用通信标准 122 §4.2.1 ISO开放系统互联模型 122 §4.2.2 CCITT G系列建议 123 §4.2.3 I系列标准 125 §4.2.4 V系列标准 125 §4.2.5 TIA/EIA 系列接口标准 128 §4.2.5 CCITT X系列建议 130 参考文献 132 第五章 物料选型与申购 132 第一节 物料选型的基本原则 132 第二节 IC的选型 134 第三节 阻容器件的选型 137 第四节 光器件的选用 141 第五节 物料申购流程 144 第六节 接触供应商须知 145 第七节 MRPII及BOM基础和使用 146
标签： 硬件工程师
上传时间： 2013-05-28
上传用户：pscsmon
·数字电路EDA 入门：VHDL 程序实例集
上传时间： 2013-06-06
上传用户：zmy123
