基于FPGA的CAN总线控制器，verilogHDL源代码，Q2仿真实现。可用。
上传时间： 2013-12-15
上传用户：kernaling
在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或verilogHDL等硬件描述语言设计数字滤波器时，由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。
上传时间： 2014-01-21
上传用户：ruan2570406
对PCM编码的多路复用与解复用程序，verilogHDL源程序
上传时间： 2015-12-05
上传用户：wendy15
介绍了积分梳状滤波器(CIC)设计，压缩包里面有程序的流程图，采用verilogHDL编写，在modelsim上可以实现仿真结果，非常不错
上传时间： 2016-02-04
上传用户：yxgi5
介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细
上传时间： 2014-01-03
上传用户：lps11188
介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
上传时间： 2014-01-20
上传用户：sunjet
介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图
标签： 除法器
上传时间： 2016-02-04
上传用户：chenlong
介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
标签： 乘法器
上传时间： 2013-12-19
上传用户：pompey
UART转I2C的Verilog HDL代码，由北京邮电大学《verilogHDL设计与EDA技术基础》教师编写
上传时间： 2014-08-03
上传用户：zhuoying119
24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《verilogHDL设计与EDA技术基础》教师编写
上传时间： 2016-03-03
上传用户：jkhjkh1982
