基于verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签： verilog-HDL 低电平 9.6 时间测量
上传时间： 2013-11-30
上传用户：chenlong
基于verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电机驱动的verilog-HDL描述 9.7.7 编译指令-"宏替换`define"的使用方法 9.7.8 编译指令-"时间尺度`timescale"的使用方法 9.7.9 系统任务-"$finish"的使用方法 9.7.10 步进电机驱动的硬件实现
标签： verilog-HDL 步进电机驱动 9.7 硬件电路
上传时间： 2014-01-23
上传用户：拔丝土豆
基于verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其硬件实现 9.8.5 多个运动汉字显示的设计原理及其硬件实现
标签： verilog-HDL 汉字显示 9.8 256
上传时间： 2013-12-31
上传用户：l254587896
基本运算逻辑和它们的verilog HDL模型
标签： verilog HDL 运算 模型
上传时间： 2015-09-17
上传用户：qw12
verilog.pdf。有verilog的大量范例。适合于想动手设计芯片的人。
标签： verilog 范例 设计芯片
上传时间： 2014-10-10
上传用户：love1314
原创verilog HDL 实现CACHE的操作，有需要请下载
标签： verilog CACHE HDL 操作
上传时间： 2015-09-20
上传用户：181992417
8BIT MCU 的verilog代码实现，具有一定的参考价值
标签： verilog 8BIT MCU 代码
上传用户：hasan2015
讲解verilog 的testbench的书写方法。
标签： testbench verilog
上传时间： 2013-12-19
上传用户：开怀常笑
用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合
标签： verilog 硬件描述语言 数模转换器 源代码
上传时间： 2015-09-22
上传用户：JasonC
在quartusII下用verilog语言自己写的IP核，对FPGA开发初学者有帮助的。
标签： quartusII verilog IP核 语言
上传时间： 2014-01-02
上传用户：qlpqlq
