用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-11-28
上传用户:dongqiangqiang
用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-12-17
上传用户:evil
hmac的verilog代码, 通过控制字选择进行sha1运算或hmac运算
上传时间: 2014-01-21
上传用户:myworkpost
王金明的verilog HDL程序集合,包含各个常用的程序
上传时间: 2013-11-26
上传用户:星仔
一篇有用的verilog语言综合问题研究
上传时间: 2014-01-08
上传用户:hoperingcong
基于verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签: verilog-HDL 9.1 功能描述
上传时间: 2015-09-16
上传用户:chfanjiang
基于verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口 9.2.9 具有LCD显示单元的可编程单脉冲发生器的硬件实现 9.2.10 编译指令-"文件包含"处理的使用方法
标签: verilog-HDL LCD 9.2 显示单元
上传时间: 2014-06-23
上传用户:xc216
基于verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现
标签: verilog-HDL parameter 9.3 硬件电路
上传时间: 2013-12-14
上传用户:jeffery
基于verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的verilog-HDL描述 9.4.7 频率计的硬件实现
标签: verilog-HDL 9.4 脉冲 频率
上传时间: 2013-12-01
上传用户:frank1234
基于verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签: verilog-HDL 周期 9.5 脉冲
上传时间: 2015-09-16
上传用户:皇族传媒