verilog

verilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。verilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

标签： verilog SPI 语言接口

上传时间： 2014-11-21

上传用户：1101055045
一个非常简单的cpu设计的原代码,是用verilog编写的

一个非常简单的cpu设计的原代码,是用verilog编写的

标签： verilog cpu 代码编写

上传时间： 2014-12-08

上传用户：siguazgb
verilog设计进阶

verilog设计进阶，提供大量的设计事例供参考学习

标签： verilog 进阶

上传时间： 2014-01-26

上传用户：xjz632
用verilog编写的pci——rtl级。

用verilog编写的pci——rtl级。

标签： verilog pci rtl 编写

上传时间： 2015-06-06

上传用户：亚亚娟娟123
1024点８位FFT的verilog语言实现

1024点８位FFT的verilog语言实现

标签： verilog 1024 FFT 语言

上传时间： 2015-06-09

上传用户：ztj182002
完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考

完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考

标签： verilog slave model spec

上传时间： 2015-06-10

上传用户：s363994250
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

标签： convolution transection circular encoder

上传时间： 2014-01-20

上传用户：waizhang
是关于dct的verilog HDL源代码和测试程序

是关于dct的verilog HDL源代码和测试程序

标签： verilog dct HDL 源代码

上传时间： 2014-06-15

上传用户：四只眼
MODELSIM 环境下的verilog 源代码

MODELSIM 环境下的verilog 源代码，实现全加器功能

标签： MODELSIM verilog 环境源代码

上传时间： 2015-06-10

上传用户：sardinescn
一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。

一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。

标签： verilog 编写模拟交通灯控制

上传时间： 2014-01-21

上传用户：ljmwh2000

verilog

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

一个非常简单的cpu设计的原代码,是用verilog编写的

verilog设计进阶

用verilog编写的pci——rtl级。

1024点８位FFT的verilog语言实现

完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

是关于dct的verilog HDL源代码和测试程序

MODELSIM 环境下的verilog 源代码

一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。