用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合
标签： verilog HDL 编写 转换模块
上传时间： 2014-10-10
上传用户：han_zh
uart using verilog HDL
标签： verilog using uart hdl
上传时间： 2017-07-21
上传用户：haoxiyizhong
verilog HDL 代码综合风格，非常适合初学者
标签： verilog HDL 代码
上传时间： 2013-12-03
上传用户：xaijhqx
次代码利用verilog HDL来描述的，可以实现2倍频功能，只是频率有一点误差。
上传时间： 2014-01-11
上传用户：维子哥哥
用verilog HDL实现状态机的设计
标签： verilog HDL 状态
上传时间： 2014-01-22
上传用户：netwolf
中文版verilog HDL简明教程，很简洁，结合实例，很容易理解，适合初学者。
标签： Verilog HDL 简明教程
上传时间： 2014-01-25
上传用户：colinal
本书介绍了大量verilog HDL程序设计的实例，对于verilog语言学习者和从事相关工作的工程师来说，都有一定的学习和参考价值。
标签： verilog HDL 程序设计
上传时间： 2014-01-17
上传用户：czl10052678
verilog HDL中关于赋值语句的ppt
标签： Verilog HDL
上传时间： 2017-08-23
上传用户：ccclll
本程序是在一位全加器的基础上设计一个16位的加法器,用verilog HDL语言描述.
标签： Verilog HDL 程序 全加器
上传用户：moerwang
流水线乘法器与加法器 开发环境：Modelsim（verilog HDL）
标签： Modelsim verilog hdl 流水线
上传时间： 2017-09-02
上传用户：lx9076
