北航Verilog教程. verilog HDL基本结构 数据类型及常量、变量 运算符及表达式 语句 赋值语句和块语句 条件语句 ...
上传时间: 2017-07-02
上传用户:曹云鹏
用verilog HDL编写的基于fpga的动态数码管显示程序。
上传时间: 2017-07-09
上传用户:13681659100
用verilog HDL编写的秒表设计,可以实现百分之一秒,十分之一秒,秒,十秒等功能。
上传时间: 2017-07-09
上传用户:离殇
用verilog HDL 写的时钟程序,在DE2上实现了。
上传时间: 2017-07-11
上传用户:tyler
包中包括, DW8051完整的verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计
标签: DesignWare 8051 Datasheet MacroCell
上传时间: 2013-12-21
上传用户:yyq123456789
海尔布伦 访问状态机 设计 用FSM方式 verilog HDL 语言描述
上传时间: 2017-07-13
上传用户:小码农lz
RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据,执行操作后异步每比特输出。
上传时间: 2013-12-23
上传用户:lht618
移位运算器SHIFTER 使用verilog HDL 语言编写,其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路,在J钟信号到来时状态产生变化, CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态,具有数据装入、数据保持、循环右移、带进位循环右移,循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入,通过键5 产生高低电平M 控制工作模式, M=l 时带进位循环移位,由键8 控制CO 为允许带进位移位输入,由键7 控制:S 控制移位模式0-3 ,由键6 控制,显示在数码管LED8 上 D[7..0]是移位数据输入,由键2 和1 控制,显示在数码管2 和1 上 QB[7..0]是移位数据输出,显示在数码管6 和5 上:cn 是移位数据输出进位,显示在数码管7 上。
上传时间: 2014-01-16
上传用户:wys0120
用verilog HDL语言编写的家用空调温度控制器,可实现手动,自动控制两种模式,并可实现报警功能。
上传时间: 2013-12-24
上传用户:894898248
简弘伦:verilog HDL IC设计核心技术实例详解 源代码,更新版本
上传时间: 2017-07-18
上传用户:pinksun9