基于DSP的FIR线性相位滤波器的设计
上传时间： 2013-10-11
上传用户：zfyiaaa
分析了数字滤波器的原理，介绍了采用窗体函数法完成FIR数字滤波器，包括MATLAB仿真和DSP的实现方法。通过MATLAB仿真验证了所设计的滤波器具有良好的滤波功能，以TMS320F2812DSP为核心器件，用DSP控制器来实现FFT算法完成多点、实时控制。实验结果表明，该设计性能稳定、效果良好、实用性强。
上传时间： 2013-10-15
上传用户：lbbyxmoran
提出了一种有效实现自动纠错功能FIR数字滤波器技术，该技术采用2种不同架构的标准滤波器通过并行操作来完成。任一滤波器软错误的发生就会引起两个滤波器输出不匹配，达到检测错误的目的，增强了传统滤波器对差错检测和差错纠正的支持。最后对该滤波器地性能进行评估，该滤波器性能良好，纠错率接近100%，可广泛运用在各种信号处理中。
上传时间： 2013-10-27
上传用户：dysyase
数字滤波器是数字信号处理领域内的重要组成部分。FIR滤波器又以其严格的线性相位及稳定性高等特性被广泛应用。本文结合MATLAB工具软件介绍了FIR数字滤波器的设计方法，并在Xilinx的FPGA器件上完成设计实现。最后，使用MATLAB和ModelSim软件对数据进行了分析，证实了设计实现的正确性与可行性。
上传时间： 2013-10-13
上传用户：robter
fir数字滤波器设计 很好的资料
上传时间： 2014-12-23
上传用户：youth25
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-12-28
上传用户：feilinhan
描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。
上传时间： 2013-12-09
上传用户：lvzhr
基于FPGA的FIR数字滤波器算法实现
上传时间： 2013-11-12
上传用户：xz85592677
MOTION BUILDER Ver.2 是用于监控 KV-H20/H20S/H40S/H20G 的参数设定以及当前动作状态的软件。 在 PC 上可以设定复杂的参数，并可以在显示画面上监控正在运行的 KV-H20/H20S/H40S/H20G。 关于 MOTION BUILDER Ver.2 概要、功能与使用方法的详细说明。在安装之前，请仔细阅读本手册，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 时，必须在可以使用 KV-H20/H20S/H40S/H20G 上 连接的紧急停止开关的地方使用。 通讯异常时，不接受 MOTION BUILDER Ver.2 的“强制停止”，可能会导致事故指示发生。发生通信异常时，MOTION BUILDER Ver.2 的“强制停止”按钮将不起作用。 2、JOG 过程中，不能采用断开 PLC 的连接电缆等手段停止通讯。 KV-H20/H20S/H40S/H20G 单元的 JOG 继电器会一直保持 ON，机器继续运转，并可能导致事故发生。 3、执行监控或者写入参数（设定）时，不能断开和 PLC 的连接电缆。 否则会发生通讯错误，PC 可能会被重启。KV-H20/H20S/H40S/H20G 内的数据可 能会损坏。 4、在 RUN 过程中，KV-1000/700 进行 JOG 示教时，必须在 PROG 模式下实施。 如果扫描时间较长，则反映的时间变长，且可能发生无法预料的动作。 5、发送到 KV-1000/700 的单元设定信息必须与当前打开的梯形图程序的单元设定信 息一致。如果设定信息不同，则显示错误，且不运行。 6、错误操作或者静电等会引起数据变化或者去失，为了保护数据，请定期进行备份。 指示 关于数据的变化或者消失引起的损失，本公司不负任何责任，请谅解。 7、保存数据时，如果需要保留原来保存的数据，则选择“重命名保存”。 如果“覆盖保存”则会失去原来保存的数据。 运行环境及系统配置 运行 MOTION BUILDER Ver.2 ，必须具备如下环境。 请确认您使用的系统是否符合如下条件、是否备齐了必需的设备。 对应的 PC 机型 • IBM PC 以及 PC/AT 兼容机（DOS/V） 系统配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推荐 Pentium 200 MHz 以上） • 内存容量扩展内存 64MB 以上 • 硬盘可用空间 20MB 以上 • CD-ROM 驱动器 • 接口 RS-232C 或者 USB
上传时间： 2013-10-08
上传用户：fujiura
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-01-02
上传用户：waizhang
