虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

usb-to-UART

  • 旺玖USB转串口控制芯片PL-2313资料

    旺玖USB转串口控制芯片PL-2313资料

    标签: 2313 USB PL 转串口

    上传时间: 2014-01-25

    上传用户:zhuimenghuadie

  • USB系统体系

    USB系统体系

    标签: USB

    上传时间: 2013-11-05

    上传用户:ynzfm

  • USB芯片资料及开发工具

    USB芯片资料及开发工具

    标签: USB 芯片资料 开发工具

    上传时间: 2013-11-11

    上传用户:jdm439922924

  • DSP的USB接口电路原理图

    DSP 的USB口原理蓝图

    标签: DSP USB 接口电路 原理图

    上传时间: 2014-01-05

    上传用户:叶立炫95

  • CCS3.3及XDS510 USB 仿真器驱动安装说明书

    CCS3.3及XDS510 USB 仿真器驱动安装说明书

    标签: CCS 3.3 510 XDS

    上传时间: 2013-10-08

    上传用户:脚趾头

  • 透过USB设定FPGA

    本文探讨如何透过USB来设定各种采用FPGA的系统与实现现场升级的弹性。这种方法还可用来取代热门的JTAG组态介面,让用户不再需要用到机板上分立的JTAG连结器,就能降低成本并减少占用电路板的空间。

    标签: FPGA USB 设定

    上传时间: 2014-06-11

    上传用户:liu999666

  • win7版本altera usb blaster驱动

    win7 altera usb blaster驱动

    标签: blaster altera win7 usb

    上传时间: 2014-01-22

    上传用户:kachleen

  • Create a 1-Wire Master with Xilinx PicoBlaze

    Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.

    标签: PicoBlaze Create Master Xilinx

    上传时间: 2013-11-05

    上传用户:a6697238

  • FPGA/CPLD与USB技术的无损图像采集卡

    介绍了外置式USB无损图像采集卡的设计和实现方案,它用于特殊场合的图像处理及其相关领域。针对图像传输的特点,结合FPCA/CPLD和USB技术,给出了硬件实现框图,同时给出了PPGA/CPLD内部时序控制图和USB程序流程图,结合框图和部分程序源代码,具体讲述了课题中遇到的难点和相应的解决方案。

    标签: FPGA CPLD USB 图像采集卡

    上传时间: 2014-12-28

    上传用户:q123321

  • UART 4 UART参考设计,Xilinx提供VHDL代码

    UART 4 UART参考设计,Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart      rcvr.vhd -  - receive portion of uart \vhdl_testfixture  -- VHDL Testbench files. This files only include the testbench behavior, they         do not instantiate the DUT. This can easily be done in a top-level VHDL          file or a schematic. This folder contains the following files:      txmit_tb.vhd  -- Test bench for txmit.vhd.      rcvr_tf.vhd  -- Test bench for rcvr.vhd.

    标签: UART Xilinx VHDL 参考设计

    上传时间: 2013-11-07

    上传用户:jasson5678